时间：2024-01-11 11:51:49
绪论：在寻找写作灵感吗？爱发表网为您精选了8篇集成电路研究方向，愿这些内容能够启迪您的思维，激发您的创作热情，欢迎您的阅读与分享！
【关键词】集成电路版图；SN7400；逆向解析
1.引言
随着我国微电子产业的蓬勃发展，集成电路自主设计需求迅速增加[1][2]。集成电路设计分为正向设计和逆向设计[3]。正向设计是根据芯片的功能要求设计电路，仿真验证后进行版图设计，再进行设计规则检验、电路和版图比较检验，最后进行后仿真检验。逆向设计是首先对已有的芯片采用化学方法进行分层拍照和提取纵向参数。从版图照片上提取电路，仿真验证后，根据现有的工艺条件，借鉴解析版图进行版图设计，最终达到指标要求[4]。集成电路版图设计是科学性和艺术性的结合，需要长期的实践才能设计出优秀产品，为了节约成本和学习先进经验，经常需要研究性能优良芯片的版图结构，相互借鉴，提高产品质量。
本文对SN7400芯片进行了逆向解析，通过研究掌握了该芯片的设计思想和单元器件结构，对于双极型集成电路设计是十分有益的。
2.芯片分层拍照
本文解析的SN7400芯片是双列直插式塑料封装，共14个管脚，包含四个二输入与非门。根据芯片编号规则判断为双极工艺制造。
首先将芯片放到浓硝酸中加热去掉封装，用去离子水冲洗、吹干后在显微镜下拍照铝层照片。再将芯片放到盐酸溶液中漂洗去掉铝层，用去离子水冲洗、吹干后放到氢氟酸溶液中去掉二氧化硅层，经去离子水冲洗、吹干后用染色剂染色，杂质浓度高部分颜色变深，冲洗、吹干后在显微镜下对去铝层（有源层）芯片拍照[5]。
采用图形编辑软件分别对两层照片进行拼接，获得版图照片。
3.单元结构
有铝层和去铝层照片表明芯片四个二输入与非门结构相同，只要分析一个与非门即可。该芯片一个二输入与非门无铝版图照片如图1所示。其中1A和1B为输入端，1Y为输出端。
该芯片是P衬底和N外延层，与非门主要由NPN晶体管、电阻和二极管构成。NPN晶体管结构如图2所示。
图2（a）和（b）分别为纵向NPN晶体管版图和剖面图。纵向NPN晶体管由于性能比PNP晶体管好，因此是双极工艺的主要使用晶体管。隔离区为P+注入，采用结隔离技术，隔离区接低电平，保证隔离区反偏[6]。图2（c）为二发射极NPN晶体管版图，作为与非门的输入端，这种设计既减少了面积又提高了输入晶体管匹配度。图2（d）为隔离岛合并器件版图，是由一个NPN晶体管、一个二极管和一个基区电阻构成，该设计减少了版图面积和寄生参数。
图3为电阻和二极管版图。图3（a）为基区电阻的版图，集成电路电阻的阻值是通过方块电阻计算的，基区方块电阻典型值为100～200Ω/，电阻越长阻值越大，电阻越宽阻值越小。图3（b）为二极管版图，外延层隔离岛为N区，隔离区为P区。
4.电路图和仿真
根据SN7400芯片的铝层和去铝层版图照片提取了一个二输入与非门电路如图4（a）所示。采用Pspice软件对电路图进行瞬态仿真，其中电源电压为5V，输入信号高电平为3.5V，低电平为0.2V，仿真结果如图4（b）所示。结果表明该电路实现了与非门的逻辑功能，电路提取正确。
5.结论
本文采用化学方法对SN7400芯片进行了分层拍照，提取了电路图，仿真验证正确。从芯片的版图分析，该芯片采用NPN晶体管、PN结二极管和基区电阻等器件单元，四个与非门版图一致且对称布局。该芯片采用典型的双极工艺，为了节省面积采用共用隔离区方法，为提高匹配度采用多发射极晶体管。电路为典型的TTL与非门电路。该芯片的版图布局体现了设计的合理性和科学性。
参考文献
[1]雷瑾亮，张剑，马晓辉.集成电路产业形态的演变和发展机遇[J].中国科技论坛，2013，7：34-39.
[2]汪娣娣，丁辉文.浅析我国集成电路布图设计的知识产权保护——我国集成电路企业应注意的相关问题[J].半导体技术，2003，28：14-17.
[3]朱正涌，张海洋，等.半导体集成电路[M].北京：清华大学出版社，2009.
[4]曾庆贵.集成电路版图设计[M].北京：机械工业出版社， 2008.
[5]王健，樊立萍.CD4002B芯片解析在版图教学中的应用[J].中国电力教育，2012，31：50-51.
[6]Hastings，A.模拟电路版图的艺术[M].北京：电子工业出版社，2008.
作者简介：
王健（1965—），男，辽宁沈阳人，硕士，沈阳化工大学信息工程学院副教授，研究方向：微机电系统设计。
关键词：集成电路工程；专业学位研究生；培养实践
中图分类号：G643 文献标志码：A 文章编号：1674-9324（2016）29-0221-02
一、引言
2000年6月，国务院了《鼓励软件产业和集成电路产业发展的若干政策》（国发18号文），并陆续推出了一系列促进IC产业发展的优惠政策和措施。国家科技部在863计划中安排了集成电路设计重大专项。在863计划集成电路设计重大专项的实施和带动下，北京、上海、无锡、杭州、深圳、西安、成都等七个集成电路设计产业化基地的建设取得了重要进展。与此同时，为了适应我国集成电路发展对高层次专门人才的大规模需要，改善工科学位比较单一的状况，经国务院学位委员会批准，在我国设置集成电路工程专业学位研究生的培养，培养了一批“用得上”的工程技术人才。集成电路工程专业学位研究生自设置以来，取得了蓬勃的发展，受到用人单位的肯定和好评。由于其生源广泛、数量巨大，培养方法和模式更需要一定的创新性。近年来，在集成电路工程专业学位研究生培养过程中，经过多年的办学积累，探讨了一些办学和培养集成电路工程专业学位研究生的经验。
二、专业学位研究生培养过程中的关键事项
1.优选导师，确保培养质量。集成电路工程专业学位研究生教育形式较新，最初专业学位研究生的培养在众多地方借鉴了学术型研究生的办学经验，目前很多学者认为，只要能够胜任学术型学历研究生教育的导师就能胜任专业学位教育。这恰恰忽视了专业学位的知识背景和面向的行业领域。专业学位研究生教育规律与学术型研究生存在相当大的差异，首先，两者专业基础及学术背景不一样，专业学位研究生的系统性方面不如学术型研究生。其次，两者的治学环境不同，专业学位研究生与实际工程应用相结合。根据专业学位研究生特点有针对性地开展培养，应该选拔具有较强工程背景的教师进行指导。指导教师在进行指导时，应与学术型研究生指导工作有所不同，应更加注重专业学位研究生工程实践经验的培养。而且在学生的课题研究中，指导教师与学生多沟通，将自身融入到学生的实践研究中，带领学生参与技术上的创新和解决实际工程技术难题，这样才能确保学生的培养质量。
2.做到课堂理论与工程实际相结合。专业学位研究生培养的多年实践经验告诉我们，在指导过程中必须注重理论与工程实际应用结合，抽象概念与实际应用结合，激发学生学习兴趣，使理论易于理解和掌握。因此，教师要了解专业学位研究生的本科学历背景、知识结构和现在的工程方向等，在此基础上，做到课程理论联系工程实际，为专业学位研究生培养工作打下良好的基础。为了满足微电子领域内不同行业的需求，在多年的专业学位研究生培养中进行了积极的探索。首先，学生可以根据研究方向，在教师的指导下进行专题理论课程的选择。例如，进行SOC设计的可以选择《SOC及IP技术讲座》课程，研究无线传感器网络的可以选择《无线传感器网络技术》或《计算机网络与通信》专题讲座，研究空间通信的选择《深空通信技术专题》等等。有针对性地，使学生不是单纯盲目的学习，这样的培养才能做到理论与工程实践真正结合。实践结果表明，那些课堂上刻苦学习，能够将理论用于实践并努力钻研的学生，将有更好的培养效果和未来发展空间。
3.学位论文选题恰当，工程背景好。选题重要性要放在首位，要求“论文选题来自于工程实践，工程背景明确，应用性强”，有的放矢，结合工程实际问题才是最好的选题。从现实意义上讲，专业学位论文的选题是发现工程问题并确认研究方向。当前有些专业学位论文质量不高、没有创新性，一个重要原因就是选题不恰当。因此，在选题时，学生应急科研工作之所急，通过论文工作，使自己既能解决工程实际问题，又能提高科研工作能力。
集成电路工程专业学位论文的选题与学术型研究生的选题不同，其选题应来源于工程实践，应有明确的应用价值，其可以是一个完整的工程项目、技术改造或技术攻关专题，也可以是新工艺、新设备、新产品的研制与开发。论文是否合格不仅看其理论水平的高低，还要看是否有实际的应用价值。因此，由于论文选题时，应该从以下几点之一进行把握。①研究性，是否在工程实际中有技术改进和提高。如果是结合重大工程实际课题，在技术上的创新将具有研究性。②创造性，是否在工程领域中有所突破和有所创新，如果一般通过查新，能够申请发明专利的都具有创造性。③实用性，是否能解决生产实际中的问题。
三、集成电路工程专业学位研究生培养过程中的方法和步骤
专业学位研究生的培养过程包括课程学习、题目确定、开题报告、中期检查、学位论文撰写和论文答辩等环节。我校专业学位研究生的培养年限一般为二年，原则上用0.75-1学年完成课程学习，用1-1.25学年完成硕士学位论文。这些环节是一个有机的整体，需要合理安排，搞好各个环节的链接，进行一体化考虑。只有严格要求，才能够保证专业学位研究生在两年的时间内保质保量的达到国家硕士生培养的要求。作为集成电路工程专业学位研究生的培养，其专业基础相对学术型研究生存在一定的差距，不进行合理的引导就会使得学生失去学习的兴趣。专业学位研究生的培养不能以单纯拿到毕业证为目标，应更加严格管理、严格把关，保证培养质量。通过近几年的经验积累，以专业学位研究生的培养为例，一般按照下列的步骤进行：第一学期，主要以课程学习为主，并在课堂学习中，定期安排相关教师对本实验室从事的科研项目进行学术讲座，让学生了解实验室开展的课题研究方向和从事的科研项目，从总体上进行了解和把握，逐渐培养学生的钻研兴趣。开展教师或高年级学生关于研究课题的专题讲座和基本软件使用方法技能培训，使学生尽快掌握相关领域的专业知识和所需要的基本软件操作方法，如从事ASIC接口电路的学生在第一学期就要求掌握Hspice和Candece等软件。在学期末对学生进行相关领域知识进行摸底考核，对优秀学生进行奖励，末位学生进行督促教育，使其尽快的减小自身差距。第二学期，在学习专业课程的同时，学生进入实验室参与科研工作，将从事科学研究的方法和经验有针对的进行训练。在进入实验室期间，可以将科研任务进行分解，将非核心技术部分交给学生独立去完成，让学生提前进入科研状态，完成一些力所能及的科研任务，坚定他们从事科学研究的信心。定期通过实验室的学术活动检查学生课题的完成情况，从总体上把握学生的研究方向和研究方法。第三学期，根据专业学位研究生的学习情况和所掌握的知识水平，有针对性的指导学生进行课题实践，让学生根据自己的特长进行课题研究。在学生进入课题研究工作时，导师指导学生了解本研究领域国内外技术发展的现状，培养学生创造性思维能力和独立思考、解决问题的能力。培养学生阅读国内外文献的能力，使其在科研工作中大胆实践，理论联系实际，使学生在科研工作中有所发明、有所创造。学生明确了课题目标，知道为什么做、做什么、怎样做，就能有目标有方向地开展课题研究工作。第四学期，主要是督促检查学生毕业论文工作，在其课题研究过程中应当定期进行检查，避免学生课题研究偏离方向，选择错误的方法。导师应当积极鼓励学生在本学期多发表学术论文。发表学术论文不仅能够提高学生的文字表达能力，还能够让学生勤于思考，提出自己的创新方法，对学生后期的毕业论文撰写打下良好的基础。因此，踏实的论文工作是提高个人学术素养和掌握综合知识的最佳途径，为学生毕业后从事科研实践养成良好的工作作风，培养自主从事科研工作的能力。
总之，通过加强基础知识、基本技能训练与能力培养的相融通；实践与课程学习、业务培养与素质提高有机结合，使集成电路工程专业学位研究生养成了较强的自我获取知识的能力，自我构建知识的能力及自我创新的能力。已经毕业的专业学位研究生就业形势一直是供不应求。孔子曰：知之者不如好知者，好知者不如乐知者。学生只有好知并乐知，才能使集成电路工程专业学位研究生培养的质量不断稳定和不断提高。
参考文献：
[1]谭晓昀，刘晓为.信息企业集成电路工程领域工程硕士培养的探讨[J].科教论坛，2009，（2）：7-9.
[2]朱宪荣.改革实验教学培养创新人才[J].化工高等教育，2007，（6）.
[3]朱高峰.新世纪中国工程教育的改革与发展[J].高等工程教育研究，2003，（1）：3-9.
关键词：变送器，热噪声，闪烁噪声，微弱信号传输系统
Abstract: In this paper, the analysis and design optimization of 1/f noise are described. The noise of a typical transmitter is analyzed and calculated, including the 1/f noise, also verification with Hspice is done. Through the optimization of output resistance and tran-impedance of the amplifier, better performances were resulted.
Key words: transmitter, hot noise, 1/f noise, low level signal processing systems.
现今的模拟电路设计者经常要考虑噪声的问题，因为噪声是集成电路设计中重要的因素之一，它决定着微弱信号传输系统的性能。由于集成系统的噪声由组成该系统的基本集成单元的噪声特性决定，所以为了优化电路的噪声，了解每个基本单元所产生的噪声是非常重要的。
本文首先对噪声的特性、种类进行了简单描述，并给出了一些有关噪声计算的公式。同时重点分析了一种变送器电路中的噪声，计算出了电路中各端口的噪声，以及总的输出噪声，并通过HSPICE仿真验证了计算结果。其次对产生较大噪声的模块进行分析，最后提出了针对该电路的噪声优化的具体方法。
1噪声的统计特性[1]
噪声是一个随机过程，也就是说噪声的瞬时值在任何时候都不能被预测。但在很多情况下，噪声的平均功率是可以被预测的。从基本电路理论可知，一个周期性电压V（t）加在一个负载电阻RL上消耗的平均功率由下式给出：
T是周期。Pav可被形象地看作是V（t）在RL上产生的平均热能。由于噪声的随机性，测量须在较长的一段时间内进行。
其中x（t）表示电压量。图1.1表示对每个信号取平方，在较长时间T内计算由此产生的波形下的面积，平均功率可通过将面积对T归一化后得到。
1.1 噪声谱
噪声谱,也称为“功率密度谱”（PSD），表示在每个频率上，信号具有的功率大小。
1.2 幅值分布
通过长时间的观察噪声波形，可以构造出噪声幅值的分布，表示出每个值出现多么频繁，x（t）的分布，也被称为“概率密度函数”（PDF），被定义为
PX（X）dx=x
的概率.式中X是在一些时间点上测量出的x（t）值。
2噪声的类型[2]
集成电路处理的模拟信号主要会受两种不同类型的噪声影响：热噪声和闪烁噪声。
2.1 热噪声
导体中电子的随机运动尽管平均电流为零，但是它会引起导体两端电压的波动。因此，热噪声谱与绝对温度成正比。
如图1.2所示，电阻R上的热噪声可以用一个串联的电压源来模拟，其单边谱密度为：
Sv （f）=4kTRf≥0 （1.5）
式中k=1.38e-23J/K是玻尔兹曼常数。Sv（f）的单位是V2/Hz
2.2 闪烁噪声
在MOS晶体管的栅氧化层和硅衬底的界面处出现许多“悬挂”键，产生额外的能态。当电荷载流子运动到这个界面时，有一些被随机地俘获，随后又被释放，结果在漏电流中产生“闪烁”噪声。
闪烁噪声可以更容易地用一个与栅极串联的电压源来模拟，近似地由下式给出
式中K是一个与工艺有关的常量，我们的表示法假设了1Hz的带宽。与悬挂键相关的俘获―释放现象在低频下更常发生，正因如此，闪烁噪声也叫1/f噪声。式（1.6）与WL的反比关系表明要减小1/f噪声的方法，就是必须增加器件面积。
3变送器中的噪声[3]
本文以一种变送器电路为例，分析其噪声。该电路中既存在热噪声也存在闪烁噪声，热噪声主要是由电阻产生的。由于该电路是一种主要工作在低频状态下的变送器，根据式（1.6）可知，闪烁噪声与频率成反比，所以电路中的噪声以1/f噪声为主。图1.3为该变送器的功能结构图。其中A1,A2是差分输入的放大器, A3是实现19倍电流放大关系的放大器，IREF1,IREF2是两个1mA的电流源。该变送器是一个精密、低漂移的双线变送器，它可以把微弱的电压信号进行放大并变换成4mA～20mA的电流信号后进行远距离传送。输入输出的关系式为：Io=4mA+（0.016 由于噪声会影响电路的线性度，而该电路对线性度的要求很高，所以我们要尽量降低其噪声。
（1）总体噪声的分析
我们先根据公式估算一下电路的总体闪烁噪声. 噪声公式为：
作频率，该电路工作在低频状态，本文设f=100 Hz, fH为带宽，本设计将整体电路的带宽设为118 Hz, fL为低频截止点，设为100 Hz。因此由公式得：
通过HSPICE仿真可以验证该电路的总的输出噪声。仿真时本文用到的是上海贝岭工艺厂提供的PNP管, NPN管,以及电阻和电容的模型。为了接近实际情况，根据厂家测试数据本仿真将模型中的两个噪声参数设定为AF=2,KF=5e-03然后利用.AC DEC 100 1 100k的交流卡和.NOISE OUTV INSRC NUMS 的噪声卡语句对电路进行交流仿真，结果如图1.4所示。横坐标为频率，纵坐标为噪声值。它表示的是图1.3中Io处的总的电压输出噪声。由图 （2）各结点噪声的分析
IREF1,IREF2结点处的噪声为
本文计算的是闪烁噪声，而仿真结果还包含热噪声及其它噪声。可以看出输出级的噪声比前一级低很多，下面具体分析一下降噪的方法。
4本设计采用的降噪方法
本设计主要是通过降低输出电阻和采用差分输入的电路结构来降低噪声的。
1. 由式（1.5）给出的噪声表达式可知，它与电阻值成正比。在电路中噪声值也与该电路的等效输出电阻成正比。利用HSPICE元件卡中的电阻仿真语句，进行交流仿真并对很短的频率进行扫描分别得出了两个电流源的等效输出电阻和电路中总的输出电阻。如图1.6和图1.7所示。 从仿真结果中可以看出，电流源的等效输出电阻为2.6kΩ，电路总的等效输出电阻为17.7Ω。它们的比例与噪声的比例相近。因此电流源的输出噪声与其等效输出电阻是密切相关的。可见本设计是通过降低等效输出电阻降低了输出噪声。
2.如图1.8，1.9所示，为跨导放大器的示意图和电路结构图。INN3,SPAN5,INP4,SPAN6分别是跨导放大器的两个输入端。两个跨导放大器构成了一个大的差分结构。由于差分结构对称点上的增量（交流）接地，因而不会受到电流源接地回路中寄生参数的影响。差分结构的另一个重要优点是它有抑制共模干扰的能力。这一考虑在混合信号应用别重要，差分结构的放大器对抑制噪声也有显著的作用。由于MOS晶体管的沟道电阻产生热噪声，所以选择双极差分输入会得到一个相对好的噪声系数。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文
如果要对该电路进行进一步的噪声优化，可以考虑采用增加器件面积的方法去减小1/f噪声。因为器件面积的增加，会使流过器件的电流密度减小，使得电荷载流子被“悬挂”键俘获的数量减少，从而降低漏电流中产生的闪烁噪声。
5总结
噪声现象及其在模拟电路中的影响越来越受到关注，因为噪声与功耗、速度和线性度之间是互相制约的。本文对一种变送器产生的噪声进行了分析，提出了利用减小输出电阻和采用差分电路结构以及加大器件面积的方式来降低噪声的方法，噪声计算和仿真的结果均符合产品的设计指标。
参考文献
[1]毕查德・拉扎维 著 《模拟CMOS集成电路设计》，西安交通大学出版社，2002。
[2]池保勇，余志平，石秉学 著《CMOS射频集成电路分析与设计》，清华大学出版社 2003。
[3]PAUL R.GRAY著《模拟集成电路的分析与设计》，高等教育出版社，2002。
[4]王勇著《放大器固有噪声分析》，2008。
[5]L. W. Couch. Digital and Analog Communication Systems. Fourth Ed. , New York:Macmillan Co. , 1993.
[6]S. M. Sze. Physics of Semiconductor Devices. Second Ed. , New York: Wiley, 1981.
[7]Y. Tsividis. Operation and Modeling of the MOS Transistor. Second Ed. , Boston:McGrawHill, 1999.
[8]A. A. Abidi. High-Frequency Noise Measurements on FETs with Small Dimensions. IEEE Tran. Electron Devices, vol.33, pp.1801-1805, Nov. 1986.
[9]H. A. Haus et al.. Representation of Noise in Linear Twoports. Proc. IRE, vol.48, pp.69-74,Jan. 1960.
作者简介
卢剑，硕士研究生，研究方向：集成电路的设计与研究;
律博，硕士研究生，研究方向：集成电路的设计与研究;
刘峻，硕士研究生，研究方向：集成电路的设计与研究;
王鸿鹏，硕士研究生，研究方向：集成电路的设计与研究;
郭宇，高级工程师，研究方向：集成电路的设计与研究;
苏建华，硕士研究生，研究方向：集成电路的设计与研究;
吴春瑜，教授，硕士生导师，主要从事集成电路及半导体器件的教学与研究;
关键词：低噪声放大器；热噪声
Abstract: A low-noise-amplifier is designed with low thermal noise, its thermal noiseis calculated theoretically and validated with HSPICE . This circuit is optimized effectively to decrease the thermal noise.
Key words: low-noise-amplifier；thermal noise
噪声限制了一个电路能够正确处理的最小电平信号.由于噪声会严重影响电路的功耗、速度以及线性, 当代模拟电路设计者经常要解决噪声的问题.
本文主要分析各种噪声机制产生的白噪声以及计算这些噪声的方法，同时引入一种低噪声放大器的结构，并对该电路的各个功能模块的噪声进行计算，利用HSPICE仿真软件对计算结果进行验证，并提出了优化电路结构以减小噪声的方案。
1 噪声源
1.1 冲击噪声[1]
冲击噪声又称为散弹噪声，它总是出现在二极管、MOS晶体管和双极型晶体管中。三极管中每个通过节点的载流子都可视为随机事件，所以，稳定的外部电流I事实上是由大量的随机独立的电流脉冲组成的。I的波动称为冲击噪声，如果电流I由一系列平均值为ID的随机独立脉冲组成，则产生的噪声电流的均方差值为
其中q是电子电荷（1.6×10-19C）,Δf为带宽，单位为Hz，ID由产生噪声的电路决定。
1.2 热噪声
热噪声由与冲击噪声完全不同的机制产生。在一般的电阻中，是由电子的随机热运动引起的，并不受直流电流的影响。导体中电子的随机运动尽管平均电流为零，但是它会引起导体两端电压的波动。因此，热噪声谱与绝对温度成正比。
1.2.1 集成电路中元件的热噪声
（1） 电阻的热噪声
如图1.1所示，电阻R上的热噪声可以用一个串联的电压源或并联的电流源来模拟，频谱密度的形式为
其中k是波尔兹曼常数，在室温下4kT=1.66×10-20VC
（2）双极型晶体管的热噪声
晶体管基极电阻rb是物理电阻所以产生热噪声。集电极串联电阻rc同样有热噪声，但是因为它与集电结串联，所以噪声可忽略掉，模型中通常不包含这个噪声。
包括噪声的双极型晶体管完整的小信号等效电路图如图1.2。因为他们由独立分开的物理机制引起，所以噪声源互相独立，白噪声的均方值各为
（3）MOS晶体管的热噪声[2]
MOS晶体管也有热噪声，最大的噪声源是在沟道中产生的。对于工作在饱和区的长沟道MOS器件的沟道噪声可以用一个连接在源漏两端的电流源来模拟，如图1.3，其频谱密度为
其中的系数γ对于长沟道晶体管可由推导得到，为2/3；而对于亚微米MOS晶体管，γ可能需要一个更大的值来代替。
2低噪声放大器的功能及噪声计算
2.1 低噪声放大器的功能介绍
如图2.1所示，低噪声放大器（LNA）处于射频接收机的最前端。低噪声放大器的主要作用是放大天线从空中接收到的微弱信号，降低噪声干扰，在克服噪声的条件下为后级提供足够高的增益，以供系统解调出所需的信息数据，所以低噪声放大器的设计对整个接收机来说是至关重要的。本文中的低噪声放大器工作频率范围为76MHz至108MHz。
双极型放大器是低噪声放大器中最常见的选择。在射频范围内，MOS管的主要噪声源为沟道热噪声、栅感应噪声与栅分布电阻热噪声。由于MOS晶体管的沟道电阻产生比较大的热噪声，所以选择双极输入会得到一个相对好的噪声系数。低噪声双极型放大器，可提供极低的输入电压噪声密度和相对较高的输入电流噪声密度。本文主要研究双极型低噪声放大器的热噪声。
2.2 低噪声放大器的噪声计算
低噪声放大器主要放大部分如图2.2所示，VCCA和RFGND分别为2.5V的电源和0V的地。整个电路的增益主要靠第一级由Q3、Q4组成的共基输入放大器，射频信号RFI1和RFI2分别为Q3和Q4的射极输入。第二级为由Q5和Q6组成的射随驱动电路，Q3和Q4的在集电极的输出信号分别由Q5和Q6的基极输入，由OUT1和OUT2输出。射随器具有高输入电阻，低输出电阻和近似为单位1的电压增益，对增益基本没有贡献。下面主要以低噪声放大器电路的输入电阻和输出电阻来估算电路的热噪声。
（1） 输入电阻及输入噪声
通过对电路仿真，可知流过输入端晶体管Q3、Q4的集电极电流为340μA。β0为晶体管小信号电流增益，本电路中β0值为187。
第一级共基放大结构中由RFI1和RFI2看进去的输入电阻为
其中，gm为晶体管小信号跨导，表达式为
rπ为晶体管小信号输入电阻，表达式为
将式（2.2）和式（2.3）代入式（2.1）中，得
则电路输入端在带宽为76MHz至108MHz之间的总热噪声电压为
即
（2） 输出电阻及输出噪声
Rs为前一级的共基极放大器等效输出的电阻,由电路可知, Rs为1.9044 kΩ，根据式（2.8）可得
则电路输出端在带宽为76MHz至108MHz之间的总热噪声电压为
即
3低噪声放大器热噪声的仿真分析
3.1输入噪声仿真分析[4]
用HSPICE仿真软件对低噪声放大电路的噪声进行仿真，对电路进行交流小信号分析，同时进行噪声分析。由仿真结果可知，如图3.1，低噪声放大器的在频率为76MHz时的输入噪声谱密度的均方根值为1.3934，频率为108MHz时的输入噪声谱密度的均方根值1.3935。
在76MHz～108MHz带宽范围内，利用仿真得出频率为76MHz和频率为108MHz时的输入噪声谱密度均方根值，利用两个值求平均值可得出频带内的平均噪声谱密度均方根值，则计算得出频带内低噪声放大器的输入噪声为
×（108-76）×106=6.18×10-11V2（ 3.1）[5]
viN =7.86μV rms （3.2）
所得到的输入噪声7.86μV rms与利用输入电阻估算的输入噪声6.36μV rms基本一致。
3.2 输出噪声仿真分析
如图3.1由仿真结果得，低噪声放大器在频率为76MHz时输入噪声谱密度的均方根值为2.486，频率为108MHz时输入噪声谱密度的均方根值为2.365。
可以计算得出频带内低噪声放大器的输出噪声为[6]
×（108-76）×106＝18.83×10-11V2（3.1）
voN =13.72μV rms （3.2）[6]
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文
所得到的输出噪声13.72μV rms与利用输出电阻估算出的输入噪声10.89uV rms基本一致。
由以上分析可以得出，计算得到的低噪声放大器的输入热噪声和输出热噪声基本上与仿真得到的结果一致，由于HSPICE测得的噪声中除了热噪声还包括闪烁噪声，散弹噪声等其他的噪声，所以计算的热噪声小于测得的总噪声值，基本符合电路特性。
4 本设计中采用的降低热噪声方法
及电路设计的优化
本设计中主要采用了共基极输入及射随器作为输出端的方法来降低热噪声。
低噪声放大器模块采用两级放大，第一级为共基极输入放大器，共基极有时用作低输入阻抗的电流放大器，低输入阻抗与输入的热噪声成正比，所以决定了电路的输入热噪声较小。除此之外双极型LNA共基极结构相对于共射极电路还具有三个优点：更为简单的输入匹配、更高的放大线性度和更大的逆向隔离[7]。
射随器具有近似的单位电压增益，跟随级的等价输入噪声电压不改变地传入到输入端，但是由于跟随级的输出是在射极输出的，而射极是低阻抗的，由射极的负载电阻产生的噪声相对于其他结构的输出热噪声明显减小。
通过对以上结构的热噪声特性的分析，对电路进行了优化设计。如果要进一步降低电路的热噪声，则需要采用增大晶体管β值以降低电路的输入、输出电阻的方法来优化电路，但此方法并不是减小热噪声的主要方法[8]。如在仿真中将晶体管的β值由187增大为300，则可以得出，电路的输入噪声为7.858 μV rms，输出噪声为13.65μV rms，输入噪声与输出噪声都有所减小，但变化的幅度很小。减小热噪声的主要方法可以通过在版图上增大晶体管的发射区面积来实现。比如，仿真中将两个输入管的发射区面积增加一倍，则可以得出电路的输入噪声减小为7.265 μV rms，输出噪声减小为10.45 μV rms，热噪声减小的幅度为7%。
5结论
本设计基于Jazz Semiconductor 0.35μm双极工艺SPICE模型对一种低噪声放大器电路进行仿真。通过对本设计电路结构的理论估算和利用HSPICE仿真软件的仿真验证，可以看到共基极输入结构与射随的输出结构可以有效地降低电路的热噪声。本文采用的低噪声放大器的结构能够降低低噪声放大器的输入和输出热噪声，达到无线调频接收机中低噪声放大器的电路设计要求。
参考文献
[1] 池保勇，余志平，石秉学 著《CMOS射频集成电路分析与设计》，清华大学出版社 2003。
[2]毕查德・拉扎维 著 《模拟CMOS集成电路设计》，西安交通大学出版社，2002。
[3] PAUL R.GRAY著《模拟集成电路的分析与设计》，高等教育出版社，2002。
[4]王勇著《放大器固有噪声分析》，2008。
[5]L. W. Couch. Digital and Analog Communication Systems. Fourth Ed. , New York:Macmillan Co. , 1993.
[6]S. M. Sze. Physics of Semiconductor Devices. Second Ed. , New York: Wiley, 1981.
[7]Y. Tsividis. Operation and Modeling of the MOS Transistor. Second Ed. , Boston:McGrawHill, 1999.
[8]A. A. Abidi. High-Frequency Noise Measurements on FETs with Small Dimensions. IEEE Tran. Electron Devices, vol.33, pp.1801-1805, Nov. 1986.
作者简介
刘峻，硕士研究生，研究方向：集成电路的设计与研究。
卢剑，硕士研究生，研究方向：集成电路的设计与研究。
郭宇，高级工程师，研究方向：集成电路的设计与研究。
苏建华，硕士研究生，研究方向：集成电路的设计与研究。
李新，教授，硕士生导师，主要从事集成电路及微机电系统的教学与研究。
【关键词】数字 FPGA集成 电路验证
对于数字集成电路而言，其涉及到的工作都是比较复杂的，自身的功能也比较多样，为了在验证方面获得较高的提升，必须在验证指标、验证手段上进行优化。对于数字集成电路FPGA验证而言，其本身就是重要的组成部分，而在参数的验证和功能的分析方面，都表现出了一定的复杂特点，传统的模式无法满足现阶段的需求。所以，我们要针对数字集成电路FPGA验证的特点、目的、要求，完成各项工作的不断提升。在此，本文主要对数字集成电路FPGA验证展开讨论。
1 FPGA概述
在数字集成电路当中，FPGA所发挥的作用是非常积极的，现如今已经成为了不可或缺的重要组成部分。从应用的角度来分析，FPGA是一种现场编程门阵列，它主要是在可编程器基础上，进一步发展的产物。可编程器主要包括PAL、GAL、CPLD等等。FPGA在具体的应用过程中，具有较强的针对性，其主要是作为专用集成电路领域的服务，并且自身所代表的是一种半制定的电路。从客观的角度来分析，FPGA的出现和应用，不仅在很多方面解决了定制电路所表现出的不足，同时又在很大程度上克服了原有的问题，主要是克服了编程器件门电路数有限的缺点。由此可见，数字集成电路在应用FPGA以后，本身所获得的进步是非常突出的，并且在客观上和主观上，均创造了较大的效益，是非常值得肯定的。
2 FPGA器件介绍
随着数字集成电路的不断发展，FPGA的应用效果也越来越突出。目前，关于数字集成电路FPGA验证，业界内展开了大量的讨论。对于FPGA验证而言，需从客观实际出发。FPGA器件，是验证数字集成电路的主要工具，因此首先要在该方面做出足够的努力。在芯片流片之前，对数字集成电路的整体设计，开展有效的FPGA验证，能够针对数字集成电路的实际工作情况，进行深入的了解和分析；针对遇到的问题，可以采取有效的方案来解决，避免造成较大的损失。
相对而言，采用FPGA进行验证的过程中，硬件环境的标准是比较高的。首先，我们在验证工作之前，必须设计出相应的PCB板，完成相关系统的验证和构建。其次，在验证的过程中，必须充分考虑到成本的问题，与芯片的流片费用相比较，FPGA的验证成本较低，是主流的选择。第三，数字集成电路FPGA验证过程中，多数情况是由两个部分组成的，分别是FPGA和器件。器件主要包括开关、存储器、LED、转接头等等。
数字集成电路FPGA验证时，需针对不同的电路实施有效的验证。例如，在实际工作当中，如果是要验证EPA类型的芯片，必须对成本因素进行充分的考量。建议选择Spartan3 XC3S1500 FPGA进行验证处理。选择该类型的FPGA，原因在于，其芯片为150万门级，能够满足EPA的客观需求。同时，在FPGA的利用率方面，超过了90%，各方面均取得较好成果。
3 基于FPGA的验证环境
数字集成电路在目前的发展中，获得了社会上广泛的重视，并且在很多方面都表现出了较强的高端性。为了在FPGA验证方面取得更多的进展，必须针对验证环境进行深入的分析。本文认为，一个比较完整的验证方案，其在执行过程中，必须充分的考虑到芯片的实际工作环境，考虑到理想的验证环境，考虑到二者的具体差别。尤其是在网络的工作环境方面，其包含很多复杂的数据包，将会对最终的验证造成不利的影响。例如，我们在开展EPA芯片的验证工作中，可尝试使用OVM库类验证芯片的基本通信系统、功能，再利用FPGA的辅助验证，与时钟进行同步处理，从而选择合理的验证方式，针对数字集成电路完成比较全方位的验证，实现客观工作的较大进步。
4 关于数字集成电路FPGA验证的讨论
数字集成电路FPGA的验证工作，在很多方面都表现出了较高的复杂性和较强的技术性，现阶段的部分工作虽然得到了较大的进步，但也有一些问题，还没有进行充分的解决，这对将来的发展，会产生一定的威胁和不良影响。例如，FPGA基于查找表结构，有固定的设计约束和要求，以及定义明确的标准功能，而ASIC基于标准单元和宏单元，按照一般IC设计流程进行设计，并采用标准的工艺线进行流片，在设计时存在的选项以及需要考虑的问题往往比FPGA多很多，所以在将FPGA设计转化为ASIC设计时，需要考虑如何转化并了解这些转化可能带来的相关风险。
5 总结
本文对数字集成电路FPGA验证展开讨论，从目前的工作来看，FPGA在验证过程中，表现出的积极效果还是非常值得肯定的，各项工作均未出现恶性循环。今后，应在数字集成电路以及FPGA验证两方面，开展深入的研究，健全工作体系的同时，加强操作的简洁性。
参考文献
[1]陈玉洁，张春.基于EDA平台的数字集成电路快速成型系统的设计[J].实验技术与管理，2012，09：101-102+107.
[2]张娓娓，张月平，吕俊霞.常用数字集成电路的使用常识[J].河北能源职业技术学院学报，2012，03：65-68.
[3]吕晓春.数字集成电路设计理论研究[J]. 就业与保障，2012，12：32-33.
[4]伍思硕，唐贤健.数字集成电路的应用研究[J].电脑知识与技术，2014，19：4476-4477.
[5]闫露露，王容石子，尹继武.基于AT89C51的数字集成电路测试仪的设计[J].电子质量，2010，08：7-9.
作者简介
于维佳 （1982-），男，广西壮族自治区柳州市人。硕士学位。现为柳州铁道职业技术学院讲师。研究方向为智能检测与控制技术。
作者单位
1.柳州铁道职业技术学院 广西壮族自治区柳州市 545616
关键词:节能;减排;功率半导体
Foundational Technology of Energy-Saving & Emission Reduction ――Power Semiconductor Devices and IC’s
ZHANG Bo
(State key Laboratory of Electronic Thin Films and Integrated Devices,
University of Electronic Science and Technology of China, Chengdu 610054,China)
Abstract: Power semiconductor devices and IC’s, an important branch of semiconductor technology, are a key and basic technology for energy-saving and emission reduction with the wide spread use of electronics in the consumer, industrial and military sectors. The development,challengeand market of power semiconductor devices are discussed in this paper. The future perspectives and key development areas of power semiconductor devices and IC’s in China are also described.
Keywords: Energy-saving; Emission reduction; Power semiconductor device
1引言
功率半导体芯片包括功率二极管、功率开关器件与功率集成电路。近年来,随着功率MOS技术的迅速发展,功率半导体的应用范围已从传统的工业控制扩展到4C产业(计算机、通信、消费类电子产品和汽车电子),渗透到国民经济与国防建设的各个领域。
功率半导体器件是进行电能处理的半导体产品。在可预见的将来,电能将一直是人类消耗的最大能源,从手机、电视、洗衣机、到高速列车,均离不开电能。无论是水电、核电、火电还是风电,甚至各种电池提供的化学电能,大部分均无法直接使用,75%以上的电能应用需由功率半导体进行变换以后才能供设备使用。每个电子产品均离不开功率半导体器件。使用功率半导体的目的是使用电能更高效、更节能、更环保并给使用者提供更多的方便。如通过变频来调速,使变频空调在节能70%的同时,更安静、让人更舒适。手机的功能越来越多,同时更加轻巧,很大程度上得益于超大规模集成电路的发展和功率半导体的进步。同时,人们希望一次充电后有更长的使用时间,在电池没有革命性进步以前,需要更高性能的功率半导体器件进行高效的电源管理。正是由于功率半导体能将 ‘粗电’变为‘精电’,因此它是节能减排的基础技术和核心技术。
随着绿色环保在国际上的确立与推进,功率半导体的发展应用前景更加广阔。据国际权威机构预测,2011年功率半导体在中国市场的销售量将占全球的50%,接近200亿美元。与微处理器、存储器等数字集成半导体相比,功率半导体不追求特征尺寸的快速缩小,它的产品寿命周期可为几年甚至十几年。同时,功率半导体也不要求最先进的生产工艺,其生产线成本远低于Moore定律制约下的超大规模集成电路。因此,功率半导体非常适合我国的产业现状以及我国能源紧张和构建和谐社会的国情。
目前,国内功率半导体高端产品与国际大公司相比还存在很大差距,高端器件的进口替代才刚刚开始。因此国内半导体企业在提升工艺水平的同时,应不断提高国内功率半导体技术的创新力度和产品性能,以满足高端市场的需求,促进功率半导体市场的健康发展以及国内电子信息产业的技术进步与产业升级。
2需求分析
消费电子、工业控制、照明等传统领域市场需求的稳定增长,以及汽车电子产品逐渐增加,通信和电子玩具市场的火爆,都使功率半导体市场继续保持稳步的增长速度。同时,高效节能、保护环境已成为当今全世界的共识,提高效率与减小待机功耗已成为消费电子与家电产品的两个非常关键的指标。中国目前已经开始针对某些产品提出能效要求,对冰箱、空调、洗衣机等产品进行了能效标识,这些提高能效的要求又成为功率半导体迅速发展的另一个重要驱动力。
根据CCID的统计,从2004年到2008年,中国功率器件市场复合增长率达到17.0%,2008年中国功率器件市场规模达到828亿元,在严重的金融危机下仍然同比增长7.8%,预计未来几年的增长将保持在10%左右。随着整机产品更加重视节能、高效,电源管理IC、功率驱动IC、MOSFET和IGBT仍是未来功率半导体市场中的发展亮点。
在政策方面,国家中长期重大发展规划、重大科技专项、国家863计划、973计划、国家自然科学基金等都明确提出要加快集成电路、软件、关键元器件等重点产业的发展,在国家刚刚出台的“电子信息产业调整和振兴规划”中,强调着重从集成电路和新型元器件技术的基础研究方面开展系统深入的研究,为我国信息产业的跨越式发展奠定坚实的理论和技术基础。在国家中长期科学和技术发展规划纲要(2006-2020年)中明确提出,功率器件及模块技术、半导体功率器件技术、电力电子技术是未来5～15年15个重点领域发展的重点技术。在目前国家重大科技专项的“核心电子器件、高端通用芯片及基础软件产品”和“极大规模集成电路制造装备及成套工艺”两个专项中,也将大屏幕PDP驱动集成电路产业化、数字辅助功率集成技术研究、0.13微米SOI通用CMOS与高压工艺开发与产业化等功率半导体相关课题列入支持计划。在国家973计划和国家自然科学基金重点和重大项目中,属于功率半导体领域的宽禁带半导体材料与器件的基础研究一直是受到大力支持的研究方向。
总体而言,从功率半导体的市场需求和国家政策分析来看,我国功率半导体的发展呈现以下三个方面的趋势:① 硅基功率器件以实现高端产品的产业化为发展目标;② 高压集成工艺和功率IC以应用研究为主导方向;③ 第三代宽禁带半导体功率器件、系统功率集成芯片PSoC以基础研究为重点。
3功率半导体技术发展趋势
四十多年来,半导体技术沿着“摩尔定律”的路线不断缩小芯片特征尺寸。然而目前国际半导体技术已经发展到一个瓶颈:随着线宽的越来越小,制造成本成指数上升;而且随着线宽接近纳米尺度,量子效应越来越明显,同时芯片的泄漏电流也越来越大。因此半导体技术的发展必须考虑“后摩尔时代”问题,2005年国际半导体技术发展路线图(The International Technology Roadmap for Semiconductors,ITRS)就提出了另外一条半导体技术发展路线,即“More than Moore-超摩尔定律”, 如图1所示。
从路线图可以清楚看到,未来半导体技术主要沿着“More Moore”与“More Than Moore”两个维度的方向不断发展,同时又交叉融合,最终以3D集成的形式得到价值优先的多功能集成系统。“More Moore”是指继续遵循Moore定律,芯片特征尺寸不断缩小(Scaling down),以满足处理器和内存对增加性能/容量和降低价格的要求。这种缩小除了包括在晶圆水平和垂直方向上的几何特征尺寸的继续缩小,还包括与此关联的三维结构改善等非几何学工艺技术和新材料的运用等。而“More Than Moore”强调功能多样化,更注重所做器件除了运算和存储之外的新功能,如各种传感功能、通讯功能、高压功能等,以给最终用户提供更多的附加价值。以价值优先和功能多样化为目的的“More Than Moore”不强调缩小特征尺寸,但注重系统集成,在增加功能的同时,将系统组件级向更小型、更可靠的封装级(SiP)或芯片级(SoC)转移。日本Rohm公司提出的“Si+α”集成技术即是“More Than Moore”思想的一种实现方式,它是以硅材料为基础的,跨领域(包括电子、光学、力学、热学、生物、医药等等)的复合型集成技术,其核心理念是电性能(“Si”)与光、力、热、磁、生化(“α”)性能的组合,包括:显示器/发光体(LCD、EL、LD、LED)+LSI的组合感光体、(PD、CCD、CMOS传感器)+LSI的形式、MEMS/生化(传感器、传动器)+LSI等的结合。
在功能多样化的“More Than Moore”领域,功率半导体是其重要组成部分。虽然在不同应用领域,对功率半导体技术的要求有所不同,但从其发展趋势来看,功率半导体技术的目标始终是提高功率集成密度,减少功率损耗。因此功率半导体技术研发的重点是围绕提高效率、增加功能、减小体积,不断发展新的器件理论和结构,促进各种新型器件的发明和应用。下面我们对功率半导体技术的功率半导体器件、功率集成电路和功率系统集成三个方面的发展趋势进行梳理和分析。
1) 功率半导体(分立)器件
功率半导体(分立)器件国内也称为电力电子器件,包括:功率二极管、功率MOSFET以及IGBT等。为了使现有功率半导体(分立)器件能适应市场需求的快速变化,需要大量融合超大规模集成电路制造工艺,不断改进材料性能或开发新的应用材料、继续优化完善结构设计、制造工艺和封装技术等,提高器件功率集成密度,减少功率损耗。目前,国际上在功率半导体(分立)器件领域的热点研究方向主要为器件新结构和器件新材料。
在器件新结构方面,超结(Super-Junction)概念的提出,打破了传统功率MOS器件理论极限,即击穿电压与比导通电阻2.5次方关系,被国际上誉为“功率MOS器件领域里程碑”。超结结构已经成为半导体功率器件发展的一个重要方向,目前国际上多家半导体厂商,如Infineon、IR、Toshiba等都在采用该技术生产低功耗MOS器件。对于IGBT器件,其功率损耗和结构发展如图2所示。从图中可以看到,基于薄片加工工艺的场阻(Field Stop)结构是高压IGBT的主流工艺;相比于平面结结构(Planar),槽栅结构(Trench)IGBT能够获得更好的器件优值,同时通过IGBT的版图和栅极优化,还可以进一步提高器件的抗雪崩能力、减小终端电容和抑制EMI特性。
功率半导体(分立)器件发展的另外一个重要方向是新材料技术,如以SiC和GaN为代表的第三代宽禁带半导体材料。宽禁带半导体材料具有禁带宽度大、临界击穿电场强度高、饱和电子漂移速度高、抗辐射能力强等特点,是高压、高温、高频、大功率应用场合下极为理想的半导体材料。宽禁带半导体SiC和GaN功率器件技术是一项战略性的高新技术,具有极其重要的军用和民用价值,因此得到国内外众多半导体公司和研究结构的广泛关注和深入研究,成为国际上新材料、微电子和光电子领域的研究热点。
2) 功率集成电路(PIC)
功率集成电路是指将高压功率器件与信号处理系统及接口电路、保护电路、检测诊断电路等集成在同一芯片的集成电路,又称为智能功率集成电路(SPIC)。智能功率集成作为现代功率电子技术的核心技术之一,随着微电子技术的发展,一方面向高压高功率集成(包括基于单晶材料、外延材料和SOI材料的高压集成技术)发展,同时也向集成更多的控制(包括时序逻辑、DSP及其固化算法等)和保护电路的高密度功率集成发展,以实现功能更强的智能控制能力。
3)功率系统集成
功率系统集成技术在向低功耗高密度功率集成技术发展的同时,也逐渐进入传统SoC和CPU、DSP等领域。目前,SoC的低功耗问题已经成为制约其发展的瓶颈,研发新的功率集成技术是解决系统低功耗的重要途径,同时,随着线宽的进一步缩小,内核电压降低,对电源系统提出了更高要求。为了在标准CMOS工艺下实现包括功率管理的低功耗SoC,功率管理单元需要借助数字辅助的手段,即数字辅助功率集成技术(Digitally Assisted Power Integration,DAPI)。DAPI技术是近几年数字辅助模拟设计在功率集成方面的深化与应用,即采用更多数字的手段,辅助常规的模拟范畴的集成电路在更小线宽的先进工艺线上得到更好性能的电路。
4我国功率半导体发展现状、
问题及发展建议
在中国半导体行业中,功率半导体器件的作用长期以来都没有引起人们足够的重视,发展速度滞后于大规模集成电路。国内功率半导体器件厂商的主要产品还是以硅基二极管、三极管和晶闸管为主,目前国际功率半导体器件的主流产品功率MOS器件只是近年才有所涉及,且最先进的超结低功耗功率MOS尚无法生产,另一主流产品IGBT尚处于研发阶段。宽禁带半导体器件主要以微波功率器件(SiC MESFET和GaN HEMT)为主,尚未有针对市场应用的宽禁带半导体功率器件(电力电子器件)的产品研发。目前市场热点的高压BCD集成技术虽然引起了从功率半导体器件IDM厂家到集成电路代工厂的高度关注,但目前尚未有成熟稳定的高压BCD工艺平台可供高性能智能功率集成电路的批量生产。
由于高性能功率半导体器件技术含量高,制造难度大,目前国内生产技术与国外先进水平存在较大差距,很多中高端功率半导体器件必须依赖进口。技术差距主要表现在:(1)产品落后。国外以功率MOS为代表的新型功率半导体器件已经占据主要市场,而国内功率器件生产还以传统双极器件为主,功率MOS以平面工艺的VDMOS为主,缺乏高元胞密度、低功耗、高器件优值的功率MOS器件产品,国际上热门的以超结(Super junction)为基础的低功耗MOS器件国内尚处于研发阶段;IGBT只能研发基于穿通型PT工艺的600V产品或者NPT型1200V低端产品,远远落后于国际水平。(2)工艺技术水平较低。功率半导体分立器件的生产,国内大部分厂商仍采用IDM方式,采用自身微米级工艺线,主流技术水平和国际水平相差至少2代以上,产品以中低端为主。但近年来随着集成电路的迅速发展,国内半导体工艺条件已大大改善,已拥有进行一些高端产品如槽栅功率MOS、IGBT甚至超结器件的生产能力。(3)高端人才资源匮乏,尤其是高端设计人才和工艺开发人才非常缺乏。现有研发人员的设计水平有待提高,特别是具有国际化视野的高端设计人才非常缺乏。(4)国内市场前十大厂商中无一本土厂商,半导体功率器件产业仍处在国际产业链分工的中低端,对于附加值高的产品如IGBT、AC-DC功率集成电路,现阶段国内仅有封装能力,不但附加值极低,还形成了持续的技术依赖。
笔者认为,功率半导体是最适合中国发展的半导体产业,相对于超大规模集成电路而言,其资金投入较低,产品周期较长,市场关联度更高,且还没有形成如英特尔和三星那样的垄断企业。但中国功率半导体的发展必须改变目前封装强于芯片、芯片强于设计的局面,应大力发展设计技术,以市场带动设计、以设计促进芯片,以芯片壮大产业。
功率半导体芯片不同于以数字集成电路为基础的超大规模集成电路,功率半导体芯片属于模拟器件的范畴。功率器件和功率集成电路的设计与工艺制造密切相关,因此国际上著名的功率器件和功率集成电路提供商均属于IDM企业。但随着代工线的迅速发展,国内如华虹NEC、成芯8英寸线、无锡华润上华6英寸线均提供功率半导体器件的代工服务,并正积极开发高压功率集成电路制造平台。功率半导体生产企业也应借鉴集成电路设计公司的成功经验,成立独立的功率半导体器件设计公司,充分利用代工线先进的制造手段,依托自身的销售网络,生产高附加值的高端功率半导体器件产品。
设计弱于芯片的局面起源于设计力量的薄弱。虽然国内一些功率半导体生产企业新近建设了6英寸功率半导体器件生产线,但生产能力还远未达到设计要求。笔者认为其中的关键是技术人员特别是具有国际视野和丰富生产经验的高级人才的不足。企业应加强技术人才的培养与引进,积极开展产学研协作,以雄厚的技术实力支撑企业的发展。
我国功率半导体行业的发展最终还应依靠功率半导体IDM企业,在目前自身生产条件落后于国际先进水平的状况下,IDM企业不能局限于自身产品线的生产能力,应充分依托国内功率半导体器件庞大的市场空间,用技术去开拓市场,逐渐从替代产品向产品创新、牵引整机发展转变;大力发展设计能力,一方面依靠自身工艺线进行生产,加强技术改造和具有自身工艺特色的产品创新,另一方面借用先进代工线的生产能力,壮大自身产品线,加速企业发展。
5结束语
总之,功率半导体技术自新型功率MOS器件问世以来得到长足进展,已深入到工业生产与人民生活的各个方面。与国外相比,我国在功率半导体技术方面的研究存在着一定差距,但同时日益走向成熟。总体而言,功率半导体的趋势正朝着提高效率、多功能、集成化以及智能化、系统化方向发展;伴随制造技术已进入深亚微米时代,新结构、新工艺硅基功率器件正不断出现并逼近硅材料的理论极限,以SiC和GaN为代表的宽禁带半导体器件也正不断走向成熟。
我国拥有国际上最大的功率半导体市场,拥有迅速发展的半导体代工线,拥有国际上最大规模的人才培养能力,但中国功率半导体的发展必须改变目前封装强于芯片、芯片强于设计的局面。功率半导体行业应加强技术力量的引进和培养,大力发展设计技术,以市场带动设计、以设计促进芯片,以芯片壮大产业。
关键词:功率MOSFET;线性高压;运算放大器;功率驱动
中图分类号:TN722.7文献标识码:B
文章编号:1004-373X(2010)02-010-02
Design of Linear High Voltage Amplifier Based on Power MOSFET
ZHANG Hao1,WANG Lixin1,LU Jiang1,LIU Su2
(1.The Institute of Microelectronics,Chinese Academiy of Sciences,Beijing,100029,China;
2.School of Physical Science and Technology,Lanzhou University,Lanzhou,730000,China)
Abstract:In order to achieve the linear control of high_voltage output in operational amplifier,based on the electrical properties of power MOSFET,a high_voltage operational amplifier is designed with new structure with power NMOS.Through simulation and experimental results,the linear output voltage is 0~50 V can be achieved,when the range of the input voltage is 0～5 V.And with the further improvement by utilizing power PMOS,the output voltage is -140～+140 V can be acquired,which indicates the high linearity,and with low cost,the needs of high voltage operational amplifier can be met.There is significance in the high power driving of modern communication.
Keywords:power MOSFET;linear high voltage;operational amplifier;power drive
0 引 言
高电压放大器已经广泛应用于通信、信号检测、功率驱动等方面\,并且已成为下一代无线通信系统的关键技术之一。采用各种手段和方法实现放大器高效率且高线性度的工作,对于未来无线移动通信技术的发展和实现有着十分重大的实际意义。
功率场效应晶体管具有跨导高,漏极电流大,工作频率高和速度快等特点,线性放大的动态范围大,在有较大的输出功率时也能有较高的线性增益。这里成功应用功率场效应晶体管设计出一种高压运算放大器。该放大器的制作成本低廉,输出线性可控,适用范围广。
1 功率MOS器件结构与分析
功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力开关器件,具有输入阻抗高,驱动电路简单,安全工作区宽等优点\。图1给出功率MOS晶体管的结构剖面图及其电学特性曲线。采用双扩散结构\制作适合用作功率器件的短沟道高压晶体管,需要短的重掺杂背栅和宽的轻掺杂漂移区。由于外延层厚度决定了漂移区的宽度,因此也决定了晶体管的工作电压,其漏源电压公式为\:
VDS=(RJEFT+RACC+RFP)IMOS+Vf(1)
式中:RJFET为结型场效应管电阻;RACC为N-层表面电子积累层电阻;RFP为外延层电阻;IMOS为反型沟道电流;Vf为沟道压降。
图1 功率MOS结构图及电学特性
2 电路设计
高压运算放大器电路主要由运算放大器和功率场效应晶体管组成\,其结构原理图如图2所示。
图2 高压运算放大器电路图
所设计的电路中使用价格低廉的运放LM358和NMOS功率管IRF630构成负反馈回路\,双极晶体管C8050和电阻R4实现过载保护\,防止流过IRF630的电流过大,整个电路为反比例放大电路,R2为反馈电阻,其输入和输出的关系式为:
Vout=-(VinR2)/R1(2)
3 实验结果及分析
根据图2制作试验电路板如图3所示。供应电压为60 V,R11.963 kΩ,R220 kΩ,放大倍数约为10.19。当输入电压为0～5 V时,先用EDA软件对电路进行模拟仿真,然后对电路板进行测量,并进行比较,结果如表1所示。
图3 实验电路板
表1 输出电压的模拟结果与测量结果V
输入电压值仿真输出测量输出输入电压值仿真输出测量输出
0- 0.18- 1.52.5 -25.51-26.4
0.1 - 1.05- 2.13.0 -30.60-31.6
0.5 - 5.13- 6.23.5 -35.69-36.7
1.0 -10.22-10.94.0 -40.79-41.8
1.5 -15.32-16.14.5 -45.88-47.5
2.0 -20.41-21.35.0 -50.98-52.8
由表1可画出输入/输出关系变化图形,如图4所示。从表1和图4中可以看出,模拟结果和测量结果存在误差,误差ε=-1.095,这是因为测量精度和器件自身精度的误差所引起的。当输入电压从0 V扫描到5 V时,得到等比例的放大输出电压,且呈线性变化,能够实现输入电压对输出电压的线性控制,具有很好的驱动能力。
图4 电路输入/输出变化图
根据以上分析,用PMOS功率管进一步改进电路,和用NMOS管构成一种推挽结构\的输出电路,可以满足输入正负电压的要求,如图5所示。若选用耐压350 V的NMOS功率管IRF713和耐压300 V的PMOS功率管IRF9631,以及晶体管Q1,Q2和电阻R4,R5构成过载保护电路,则选取R2=280 kΩ,R1=10 kΩ,对电路进行仿真,输入电压范围是-5～+5 V。当输入电压为负压时,PMOS管导通,NMOS管截止,输出为正电压;当输入电压为正压时,NMOS管导通,PMOS管截止,输出为负电压。输入/输出的线性关系如图6所示,电压输出为+140～-140 V,可实现高压的双极性线性等比例放大输出。
图5 改进的线性高压运算放大器
图6 输入/输出线性关系图
4 结 语
利用功率场效应晶体管的电学特性,并运用反馈运放的基本原理成功设计了高压运算放大器。实验结果和模拟结果验证了所设计的电路输出电压线性度高,能够对高压进行有效的线性控制。选择耐压高的功率管,可以实现更高电压的线性输出,达到高压驱动的要求,电路结构简单,制作成本低,可以满足不同领域的要求,且具有很高的实用价值。
参考文献
[1]Ting J W,Peng W P,Chang H C.High Voltage Amplifier\.IEEE Nuclear Science Symposium Conference Record\.2003(2):1 247_1 249.
[2]陈星弼.功率MOSFET与高压集成电路\.南京:东南大学出版社,1990.
[3]Liu Sanqing,Cao Guangjun,Ying Jianhua,et al.Design of Double Diffused Structure Power ICs\.IEEE Semiconductor Conference\.1995:363_365.
[4]弓小武,高玉民,罗晋生.IGBT和VDMOS解析模型和模拟\.电力电子技术,1996,30(3):94_96.
[5]王英,何杞鑫,方绍华.高压功率VDMOS 管的设计研制\.电子器件,2006,29(1):5_8.
[6]钟清华,黄伟强,李子升.基于线性电源的高压放大器\.现代电子技术,2004,27(15):6_7.
[7]童诗白,华成英.模拟集成电路设计\.北京:高等教育出版社,2000.
[8]Paul R Gary,Paul J Hurst,Stephen H Lewis.模拟集成电路的分析与设计\.4版.张晓林,译.北京:高等教育出版社,2002.
[9]朱正涌.半导体集成电路\.北京:清华大学出版社,2001.
[10]谢书珊.功率集成电路技术的进展\.电力电子,2005,3(1):4_10.
【关键词】电子信息科学与技术微电子课程体系建设教学改革
【基金项目】大连海事大学教改项目：电子信息科学与技术专业工程人才培养实践教学改革（项目编号：2016Z03）；大连海事大学教改项目：面向2017级培养方案的《微电子技术基础》课程教学体系研究与设计（项目编号：2016Y21）。
【中图分类号】G42 【文献标识码】A【文章编号】2095-3089（2018）01-0228-02
1.開设《微电子技术基础》的意义
目前，高速发展的集成电路技术产业使集成电路设计人才成为最抢手的人才，掌握微电子技术是IC设计人才的重要基本技能之一。本文希望通过对《微电子技术基础》课程教学体系的研究与设计，能够提高学生对集成电路制作工艺的认识，提高从事微电子行业的兴趣，拓宽知识面和就业渠道，从而培养更多的微电子发展的综合人才，促进我国微电子产业的规模和科学技术水平的提高。
2.目前学科存在的问题
目前电子信息科学与技术专业的集成电路方向开设的课程已有低频电子线路、数字逻辑与系统设计、单片机原理、集成电路设计原理等。虽然课程开设种类较多，但课程体系不够完善。由于现在学科重心在电路设计上，缺少对于器件的微观结构、材料特性讲解[1]，导致学生在后续课程学习中不能够完全理解。比如MOS管，虽然学生们学过其基本特性，但在实践中发现他们对N沟道和P沟道的工作原理知之甚少。
近来学校正在进行本科学生培养的综合改革，在制定集成电路方向课程体系时，课题组成员对部分学校的相关专业展开调研。我们发现大部分拥有电子信息类专业的高校都开设了微电子课程。譬如华中科技大学设置了固体电子学基础、微电子器件与IC设计、微电子工艺学以及电子材料物理等课程。[2]又如电子科技大学设置了固体物理、微电子技术学科前沿、半导体光电器件以及高级微电子技术等课程。[3]因此学科课题组决定在面向2017级电子信息科学与技术专业课程培养方案中，集成电路设计方向在原有的《集成电路设计原理》、《集成电路设计应用》基础上，新增设《微电子技术基础》课程。本课程希望学生通过掌握微电子技术的原理、工艺和设计方法，为后续深入学习集成电路设计和工程开发打下基础。
3.微电子课程设置
出于对整体课程体系的考虑，微电子课程总学时为32学时。课程呈现了微电子技术的基本概论、半导体器件的物理基础、集成电路的制造工艺及封装测试等内容。[4]如表1所示，为课程的教学大纲。
微电子技术的基本概论是本课程的入门。通过第一章节的学习，学生对本课程有初步的认识。
构成集成电路的核心是半导体器件，理解半导体器件的基本原理是理解集成电路特性的重要基础。为此，第二章重点介绍当代集成电路中的主要半导体器件，包括PN结、双极型晶体管、结型场效应晶体管（JFET）等器件的工作原理与特性。要求学生掌握基本的微电子器件设计创新方法，具备分析微电子器件性能和利用半导体物理学等基本原理解决问题的能力。
第三章介绍硅平面工艺的基本原理、工艺方法，同时简要介绍微电子技术不断发展对工艺技术提出的新要求。内容部分以集成电路发展的顺序展开，向学生展示各种技术的优点和局限，以此来培养学生不断学习和适应发展的能力。
第四章围绕芯片单片制造工艺以外的技术展开，涵盖着工艺集成技术、封装与测试以及集成电路工艺设计流程，使学生对微电子工艺的全貌有所了解。
4.教学模式
目前大部分高校的微电子课程仍沿用传统落后的教学模式，即以教师灌输理论知识，学生被动学习为主。这种模式在一定程度上限制了学生主动思考和自觉实践的能力，降低学习兴趣，与本课程授课的初衷相违背。[5]为避免上述问题，本文从以下几个方面阐述了《微电子技术基础》课程的教学模式。
教学内容：本课程理论知识点多数都难以理解且枯燥乏味，仅靠书本教学学生会十分吃力。因此，我们制作多媒体课件来辅助教学，将知识点采用动画的形式来展现。例如可通过动画了解PN结内电子的运动情况、PN结的掺杂工艺以及其制造技术。同时课件中补充了工艺集成与分装测试这部分内容，加强课堂学习与实际生产、科研的联系，便于学生掌握集成电路工艺设计流程。
教学形式：课内理论教学+课外拓展。
1）课内教学：理论讲解仍需教师向学生讲述基本原理，但是在理解运用方面采用启发式教学，课堂上增加教师提问并提供学生上台演示的机会，达到师生互动的目的。依托学校BBS平台，初步建立课程的教学课件讲义、课后习题及思考题和课外拓展资料的体系，以方便学生进行课后的巩固与深度学习。此外，利用微信或QQ群，在线上定期进行答疑，并反馈课堂学习的效果，利于老师不断调整教学方法和课程进度。还可充分利用微信公众号，譬如在课前预习指南，帮助学生做好课堂准备工作。
2）课外拓展：本课程目标是培养具有电子信息科学与技术学科理论基础，且有能力将理论付诸实践的高素质人才。平时学生很难直接观察到半导体器件、集成电路的模型及它们的封装制造流程，因此课题组计划在课余时间组织同学参观实验室或当地的相关企业，使教学过程更为直观，加深学生对制造工艺的理解。此外，教师需要充分利用现有的资源（譬如与课程有关的科研项目），鼓励学生参与和探究。
考核方式：一般来说，传统的微电子课程考核强调教学结果的评价，而本课程组希望考核结果更具有前瞻性和全面性，故需要增加教学进度中的考核。课题组决定采用期末笔试考核与平时课堂表现相结合的方式，期末笔试成绩由学生在期末考试中所得的卷面成绩按照一定比例折合而成，平时成绩考评方式有随堂小测、课后习题、小组作业等。这几种方式将考核过程融入教学，能有效地协助老师对学生的学习态度、学习状况以及学习能力做出准确评定。
5.结语
购物车(0)
