时间：2023-01-15 09:10:40
绪论：在寻找写作灵感吗？爱发表网为您精选了8篇大规模集成电路，愿这些内容能够启迪您的思维，激发您的创作热情，欢迎您的阅读与分享！
集成电路(IC)产业是战略性、基础性和产业之间关联度很高的产业。它是电子信息产业和现代工业的基础,也是改造提升传统产业的核心技术,已成为衡量一个国家经济和信息产业发展水平的重要标志之一,是各国抢占经济科技制高点、提升综合国力的重点领域。
集成电路产业是典型的知识密集型、技术密集型、资本密集和人才密集型的高科技产业,它不仅要求有很强的经济实力,还要求具有很深的文化底蕴。集成电路产业由集成电路设计、掩模、集成电路制造、封装、测试、支撑等环节组成。随着集成电路技术的提升、市场规模的扩大以及资金投入的大幅提高,专业化分工的优点日益体现出来,集成电路产业从最初的一体化IDM,逐渐发展成既有IDM,又有无集成电路制造线的集成电路设计(Fabless)、集成电路代工制造(Foundry)、封装测试、设备与材料支撑等专业公司。
国家始终把集成电路作为信息产业发展的核心。2000年国家18号文件(《鼓励软件产业和集成电路产业发展的若干政策》)出台后,为我国集成电路产业的发展创造了良好的政策环境。2005年国家制定的《国家中长期科学和技术发展规划纲要 (2006-2020年)》安排了16个国家重大专项,其中两个涉及到集成电路行业,一个是“核心电子器件、高端通用集成电路及基础软件产品”,另外一个则是“集成电路成套工艺、重大设备与配套材料”,分列第一、二位。2008年国家出台的《电子信息产业调整与振兴规划》明确提出:加大鼓励集成电路产业发展政策实施力度,立足自主创新,突破关键技术,要加大投入,集中力量实施集成电路升级,着重建立自主可控的集成电路产业体系。
无锡是中国集成电路产业重镇,曾作为国家南方微电子工业基地,先后承担国家“六五”、“七五”和“九0八”工程。经过近20年的不断发展,无锡不仅积累了雄厚的集成电路产业基础,而且培育和引进了一批骨干企业,有力地推动了我国集成电路产业的发展。2000年,无锡成为国家科技部批准的7个国家集成电路设计产业化基地之一。2008年,无锡成为继上海之后第二个由国家发改委认定的国家微电子高新技术产业基地,进一步确立了无锡在中国集成电路产业中的优势地位,2009年8月7日,温总理访问无锡并确立无锡为中国物联网产业发展的核心城市,微电子工业作为物联网产业发展的基础电子支撑,又引来了新一轮的发展机遇。
发展集成电路产业是实现无锡新区产业结构调整、支撑经济可持续发展、引领经济腾飞、提升创新型城市地位、提高城市综合实力和竞争力的关键。无锡新区应当抓住从世界金融危机中回暖和建设“感知中国中心”的发展机遇,以优先发展集成电路设计业、重视和引进晶圆制造业、优化发展封测配套业、积极扶持支撑业为方向,加大对产业发展的引导和扶持,加快新区超大规模集成电路产业园的建设,加强高端人才的集聚和培育,实现无锡市委市政府提出的“把无锡打造成为中国真正的集成电路集聚区、世界集成电路的高地、打造‘中国IC设计第一区’和‘东方硅谷’品牌的愿景”,实现新区集成电路产业的跨越式发展。
2新区超大规模集成电路园
(2010年-2012年)行动计划
2.1 指导思想
全面贯彻落实科学发展观,坚持走新型工业化道路,紧跟信息产业发展的世界潮流,以积极扶持、引导现有存量企业为基础,以引进和孵化为手段,以重点项目为抓手,大力集聚高科技人才,加大政府推进力度,提高市场化运行程度,强攻设计业,壮大制造业,构建集成电路设计、制造、封装测试、系统应用、产业支撑于一体的完整IC产业链,建成“东方硅谷”。
2.2 发展目标
从2010年到2012年,无锡新区集成电路产业年均引进企业数15家以上,期内累计新增规范IC企业40家,期末产业链企业总数120家以上,产业规模年均增长25%以上,2012年目标400亿元,到2015年,全区集成电路产业规模达到800亿元,占全国比重达20%以上。年均引进和培养中、高级IC人才600名,期内累计新增2000名,期末专业技术高端人才存量达3000名。
2.3 主要任务
2.3.1 重点发展领域
按照“优先发展集成电路设计业,重点引进晶圆制造业,优化提升封装测试业,积极扶植支撑业”的基本思路,继续完善和落实产业政策,加强公共服务,提升自主创新能力,推进相关资源整合重组,促进产业链各环节的协调发展,形成无锡市集成电路产业最集中区域。
2.3.2 产业发展空间布局
集成电路产业是无锡新区区域优势产业,产业规模占据全市70%以上,按照“区域集中、产业集聚、发展集约”的原则,高标准规划和建设新区超大规模集成电路产业园,引导有实力的企业进入产业园区,由园区的骨干企业作龙头,带动和盘活区域产业,增强园区产业链上下游企业间的互动配合,不断补充、丰富、完善和加强产业链建设,形成具有竞争实力的产业集群,成为无锡新区集成电路产业发展的主体工程。
无锡新区超大规模集成电路产业园位于无锡新区,距离无锡硕放机场15公里,距无锡新区管委会约3公里。
超大规模集成电路产业园区总规划面积3平方公里,规划区域北起泰山路、西至锡仕路,东临312国道和沪宁高速公路,南至新二路。园区规划主体功能区包括制造业区设计孵化区、设计产业化总部经济区、设计产业化配套服务区等,占地共700亩,规划基础配套区包括建设园内干道网和开放式对外交通网络,同步配套与发展IC设计产业相关联的宽带网络中心、国际卫星中心、国际培训中心等,按照园内企业人群特点,规划高端生活商务区。
园区目前已有国内最大工艺最先进的集成电路制造企业海力士恒亿半导体,南侧有KEC等集成电路和元器件制造、封测企业。园区的目标是建成集科研教育区、企业技术产品贸易区、企业孵化区、规模企业独立研发区和生活服务区于一体的高标准、国际化的集成电路专业科技园区,作为承接以IC设计业为主体、封测、制造、系统方案及支撑业为配套的企业创新创业的主要载体。支持跨国企业全球研发中心、技术支持中心、产品系统方案及应用、上下游企业交流互动、规模企业独立研发配套设施、物流、仓储、产品营销网点、国际企业代表处等的建设,组建“类IDM”的一站式解决方案平台。
2.3.3 主要发展方向与任务
(1)集成电路设计业
集成电路设计是集成电路产业发展的龙头,是整个产业链中最具引领和带动作用的环节,处于集成电路价值链的顶端。国家对IC产业、特别是IC设计业发展的政策扶持为集成电路发展IC设计产业提供了良好的宏观政策环境。“核心电子器件、高端通用芯片及基础软件产品”与“极大规模集成电路制造装备及成套工艺”列在16个重大专项的第一、二位,说明政府对集成电路产业的高度重视。这两个重大专项实施方案的通过,为IC设计企业提升研发创新能力、突破核心技术提供了发展机遇。新区集成电路产业的发展需要密切结合已有产业优势,顺应产业发展潮流,进一步促进集成电路产业的技术水平和整体规模,实现集成电路设计产业新一轮超常规的发展。
1)、结合现有优势,做大做强以消费类为主的模拟芯片产业。
无锡集成电路产业发展起步早,基础好,实力强。目前,无锡新区积聚了60余家集成电路设计企业,包括国有企业、研究机构、民营企业以及近几年引进的海归人士创业企业。代表性企业包括有:华润矽科、友达、力芯、芯朋、美新、海威、无锡中星微、硅动力、紫芯、圆芯、爱芯科、博创、华芯美等公司。产品以消费类电子为主,包括:DC/DC、ADC/DAC、LED驱动、射频芯片、智能电网芯片等,形成了以模拟电路为主的产品门类集聚,模拟IC产品的研发和生产,成为无锡地区IC设计领域的特色和优势,推动以模拟电路产品开发为基础的现有企业实现规模化发展,是新区集成电路产业做大做强的坚实基础。
2)结合高端调整战略,持续引进、培育系统设计企业。
无锡“530”计划吸引众多海外高端集成电路人才到无锡创业,已经成为无锡城市的一张“名片”,并在全球范围内造就了关注高科技、发展高科技的影响力。以海归人员为代表的创业企业相继研发成功通信、MEMS、多媒体SOC等一批高端产品,为无锡高端集成电路设计的战略调整,提供了坚实的人才基础和技术基础。随着海峡两岸关系的平缓与改善,中国台湾正在考虑放宽集成电路设计企业到大陆投资政策,新区要紧紧抓住这一机遇,加大对中国台湾集成电路设计企业的引进力度。新区拥有相对完善的基础配套设施、宜居的人文环境、浓厚的产业氛围、完备的公共技术平台和服务体系,将成高端集成电路人才创业的首选。
3)结合电子器件国产化战略,发展大功率、高电压半导体功率器件。
高效节能已经成为未来电子产品发展的一个重要方向,电源能耗标准已经在全球逐步实施,将来,很多国家将分别实施绿色电源标准,世界各国已对家电与消费电子产品的待机功耗与效率开始实施越来越严格的省电要求,高效节能保护环境已成为当今共识。提高效率与减小待机功耗已成为消费电子与家电产品电源的两个非常关键的指标。中国目前已经开始针对某些产品提出能效要求,此外,欧美发达国家对某些电子产品有直接的能效要求,如果中国想要出口,就必须满足其能效要求,这些提高能效的要求将会为功率器件市场提供更大的市场动力。功率器件包括功率IC 和功率分立器件,功率分立器件则主要包括功率MOSFET、大功率晶体管和IGBT 等半导体器件,功率器件几乎用于所有的电子制造业,除了保证设备的正常运行以外,功率器件还能起到有效的节能作用。由于制造工艺等因素的限制,形成相对较高的技术门槛,同时,新区企业拥有的深厚的模拟电路技术功底以及工艺开发制造能力,作为一种产业化周期相对较短的项目,现在越来越清晰的看到,模拟和功率器件是新区集成电路设计业的重点发展方向。
4)结合传感网示范基地建设,发展射频电子、无线通信、卫星电子、汽车电子、娱乐电子及未来数字家居电子产业。
“物联网”被称为继计算机、互联网之后,世界信息产业的第三次浪潮。专家预测10年内物联网就可能大规模普及,应用物联网技术的高科技市场将达到上万亿元的规模,遍及智能交通、环境保护、公共安全、工业监测、物流、医疗等各个领域。目前,物联网对于全世界而言都刚起步,各个国家都基本处于同一起跑线。温总理访问无锡并确立无锡为未来中国传感网产业发展的核心城市,将成为难得的战略机遇,新区集成电路产业应该紧紧围绕物联网产业发展的历史机遇,大力发展射频电子、MEMS传感技术、数字家居等,为传感网示范基地建设和物联网产业的发展,提供有效的基础电子支撑。
(2)集成电路制造业
重大项目,特别是高端芯片生产线项目建设是扩大产业规模、形成产业集群、带动就业、带动产业发展的重要手段。是新区集成电路产业壮大规模的主要支撑,新区要确保集成电路制造业在全国的领先地位,必须扶持和推进现有重点项目,积极引进高端技术和特色配套工艺生产线。
1)积极推进现有大型晶园制造业项目
制造业投资规模大,技术门槛高,整体带动性强,处于产业链的中游位置,是完善产业链的关键。新区集成电路制造业以我国的最大的晶圆制造企业无锡海力士-恒亿半导体为核心,推动12英寸生产线产能扩张,鼓励企业不断通过技术改造,提升技术水平,支持企业周边专业配套,完善其产业链。鼓励KEC等向集成器件制造(IDM)模式的企业发展,促进设计业、制造业的协调互动发展。积极推进落实中国电子科技集团公司第58所的8英寸工艺线建设,进一步重点引进晶圆制造业,确保集成电路制造业在国内的领先地位。
2)重视引进高端技术与特色工艺生产线
国际IC大厂纷纷剥离芯片制造线,甩掉运转晶圆制造线所带来的巨大成本压力,向更专注于IC设计的方向发展。特别是受国际金融危机引发的经济危机影响以来,这一趋势更为明显,纷纷向海外转移晶圆制造线,产业园将紧紧抓住机遇,加大招商引资力度。在重点发展12英寸、90纳米及以下技术生产线,兼顾8英寸芯片生产线的建设的同时,重视引进基于MEMS工艺、射频电路加工的特色工艺生产线,协助开发模拟、数模混合、SOI、GeSi等特色工艺产品,实现多层次、全方位的晶圆制造能力。
(3)集成电路辅助产业
1)优化提升封装测试业
无锡新区IC封装测试业以对外开放服务的经营模式为主,海力士封装项目、华润安盛、英飞凌、东芝半导体、强茂科技等封测企业增强了无锡新区封测环节的整体实力。近年来封测企业通过强化技术创新,在芯片级封装、层叠封装和微型化封装等方面取得突破,缩短了与国际先进水平的差距,成为国内集成电路封装测试的重要板块。
随着3G手机、数字电视、信息家电和通讯领域、交通领域、医疗保健领域的迅速发展,集成电路市场对高端集成电路产品的需求量不断增加,对QFP(LQFP、TQFP)和QFN等高脚数产品及FBP、MCM(MCP)、BGA、CSP、3D、SIP等中高档封装产品需求已呈较大的增长态势。无锡新区将根据IC产品产业化对高端封测的需求趋势,积极调整产品、产业结构,重点发展系统级封装(SIP)、芯片倒装焊(Flipchip)、球栅阵列封装(BGA)、芯片级封装(CSP)、多芯片组件(MCM)等先进封装测试技术水平和能力,提升产品技术档次,促进封测产业结构的调整和优化。
2)积极扶持支撑业
支撑与配套产业主要集中在小尺寸单晶硅棒、引线框架、塑封材料、工夹具、特种气体、超纯试剂等。我国在集成电路支撑业方面基础还相当薄弱。新区将根据企业需求,积极引进相关配套支撑企业,实现12英寸硅抛光片和8~12英寸硅外延片、锗硅外延片、SOI材料、宽禁带化合物半导体材料、光刻胶、化学试剂、特种气体、引线框架等关键材料的配套。以部分关键设备、材料为突破口,重视基础技术研究,加快产业化进程,提高支撑配套能力,形成上下游配套完善的集成电路产业链。
3保障措施
国家持续执行宏观调控政策、集成电路产业升温回暖以及国内IC需求市场持续扩大、国际IC产业持续转移和周期性发展是无锡新区集成电路产业发展未来面临的主要外部环境,要全面实现“规划”目标,就必须在落实保障措施上很下功夫。2010-2012年,新区集成电路产业将重点围绕载体保障、人才保障、政策保障,兴起新一轮环境建设和招商引智,实现产业的转型升级和产业总量新的扩张,为实现中国“IC设计第一区”打下坚实的基础。
3.1 快速启动超大规模集成电路产业园载体建设
按照相关部门的部署和要求,各部门协调分工负责,前后联动,高起点规划,高标准建设。尽快确定园区规划、建设规划、资金筹措计划等。2010年首先启动10万平方米集成电路研发区载体建设,2011年,进一步加大开发力度,基本形成园区形象。
3.2 强力推进核“芯”战略专业招商引智工程
以国家集成电路设计园现有专业招商队伍为基础,进一步补充和完善具备语言、专业技术、国际商务、投融资顾问、科技管理等全方位能力的专门化招商队伍;区域重点突破硅谷、中国台湾、北京、上海、深圳等地专业产业招商,聚焦集成电路设计业、集成电路先进制造业、集成电路支撑(配套)业三个板块,引导以消费类为主导的芯片向高端系统级芯片转变,以创建中国“集成电路产业第一园区”的气魄,调动各方资源,强力推进产业招商工作。
3.3 与时俱进,不断更新和升级公共技术服务平台
进一步仔细研究现有企业对公共服务需求情况,在无锡IC基地原有EDA设计服务平台、FPGA创新验证平台、测试及可靠性检测服务平台、IP信息服务平台以及相关科技信息中介服务平台的基础上,拓展系统芯片设计支撑服务能力,搭建适用于系统应用解决方案开发的系统设计、PCB制作、IP模块验证、系统验证服务平台。为重点培育和发展的六大新兴产业之一的“物联网”产业的发展提供必要的有效的服务延伸。支持以专用芯片设计为主向系统级芯片和系统方案开发方向延伸,完善、调整和优化整体产业结构。支持集成电路芯片设计与MEMS传感器的集成技术,使传感器更加坚固耐用、寿命长、成本更加合理,最终使传感器件实现智能化。
3.4 内培外引,建设专业人才第一高地
加大人才引进力度。针对无锡新区集成电路产业发展实际需求,丰富中高级人才信息积累,每年高级人才信息积累达到500名以上。大力推进高校集成电路人才引导网络建设,与东南大学、西安电子科技大学、成都电子科技大学等国内相关院校开展合作,每年引进相关专业应届毕业生500人以上,其中研究生100人以上。及时研究了解国内集成电路产业发达地区IC人才结构、人才流动情况,实现信息共享,每年引进IC中高级人才200人以上。积极开展各类国际人才招聘活动,拓宽留学归国人员引进渠道,力争引进国际IC专家、留学归国人员100人以上。到2012年,无锡新区IC设计高级专业技术人才总数达到3000人。
建立健全教育培训体系。以东南大学的集成电路学院在无锡新区建立的高层次人才培养基地为重点,到2012年硕士及以上学历培养能力每年达到500人。支持江南大学、东南大学无锡分校扩大本科教育规模,加强无锡科技职业学院集成电路相关学科的办学实力,建立区内实践、实习基地,保障行业对各类专业技术人才的需求。与国际著名教育机构联合建立高层次的商学院和公共管理学院,面向企业中高层管理人员,加强商务人才和公共管理人才的培养。
3.5 加强制度创新,突出政策导向
近几年,新区管委会多次调整完善对IC设计创新创业的扶持力度(从科技18条到55条),对IC设计产业的发展起了很大的作用,根据世界IC产业发展新态势、新动向,结合新区IC产业现状及未来发展计划,在2009年新区科技55条及其它成功践行政策策略基础上,建议增加如下举措:
1、在投融资方面,成立新区以IC设计为主的专业投资公司,参考硅谷等地成熟理念和方法,通过引进和培养打造一支专业团队,管理新区已投资的IC设计公司,成立每年不少于5000万元的重组基金,在国家IC设计基地等配合下,通过资本手段,移接硅谷、新竹、筑波等世界最前沿IC设计产业化项目,推进新区IC设计公司改造升级,进军中国乃至世界前列。
2、政策扶持范围方面,从IC设计扩大到IC全产业链(掩模、制造、封装、测试等),包括设备或材料、配件供应商的办事处或技术服务中心等。
3、在提升产业链相关度方面,对IC设计企业在新区内配套企业加工(掩模、制造、封装、测试)的,其缴纳的增值税新区留成部分进行补贴。
4、在高级人才引进方面,将2009年55条科技政策中关于补贴企业高级技术和管理人才猎头费用条款扩大到IC企业。
关键词：动态功耗 时钟树 clock gating技术
中图分类号：TP752 文献标识码：A 文章编号：1007-9416（2015）09-0000-00
随着半导体工业的发展和工艺的深入，VLSI（超大规模集成电路）设计正迅速地向着规模越来越大，工作频率越来越高方向发展。显而易见，规模的增大和频率的提高势必将产生更大芯片的功耗，这对芯片封装，冷却以及可靠性都将提出更高要求和挑战，增加更多的成本来维护这些由功耗所引起的问题。而在便携式设备领域，如智能手机、手提电脑等现在智能生活的必需品对芯片功耗的要求更为严格和迫切。
由于时钟树工作在高频状态，随着芯片规模增大，时钟树规模也迅速增大，通过集成clock gating电路降低时钟树功耗是目前时序数字电路系统设计时节省功耗最有效的处理方法。
Clock gating的集成可以在RTL设计阶段实现，也可以在综合阶段用工具进行自动插入。由于利用综合工具在RTL转换成门级网表时自动插入clock gating的方法简单高效，对RTL无需进行改动，是目前广为采用的clock gating 集成方法。
本文将详细介绍clock gating的基本原理以及适用的各种clock gating策略，在实际设计中，应根据设计的特点来选择合适的clock gating，从而实现面积和功耗的优化。
综合工具在对design自动插入clock gating是需要满足一定条件的：寄存器组（register bank）使用相同的clock信号以及相同的同步使能信号，这里所说的同步使能信号包括同步set/reset或者同步load enable等。图1即为没有应用clock gating技术的一组register bank门级电路，这组register bank有相同的CLK作为clock信号，EN作为同步使能信号，当EN为0时，register的输出通过选择器反馈给其输入端保持数据有效，只有当EN为1时，register才会输入新的DATA IN。可以看出，即使在EN为0时，register bank的数据处于保持状态，但由于clk一直存在，clk tree上的buffer以及register一直在耗电，同时选择电路也会产生功耗。
综合工具如果使用clock gating 技术，那么对应的RTL综合所得的门级网表电路将如图2所示。图中增加了由LATCH和AND所组成的clock gating cell，LATCH的LD输入端为register bank的使能信号，LG端（即为LATCH的时钟电平端）为CLK的反，LATCH的输出ENL和CLK信号相与（ENCLK）作为register bank的时钟信号。如果使能信号EN为高电平，当CLK为低时，LATCH将输出EN的高电平，并在CLK为高时，锁定高电平输出，得到ENCLK，显然ENCLK的toggle rate要低于CLK，register bank只在ENCLK的上升沿进行新的数据输出，在其他时候保持原先的DATA OUT。
从电路结构进行对比，对于一组register bank（n个register cell）而言只需增加一个clock gating cell，可以减少n个二路选择器，节省了面积和功耗。从时序分析而言，插入clock gating cell之后的register bank ENCLK的toggle rate明显减少，同时LATCH cell的引入抑制了EN信号对register bank的干扰，防止误触发。所以从面积/功耗/噪声干扰方面而言，clock gating技术都具有明显优势。
对于日益复杂的时序集成电路，可以根据design的结构特点，以前面所述的基本clock gating 技术为基础实现多种复杂有效的clock gating 技术，包括模块级别（module level）clock gating，增强型（enhanced）clock gating以及多级型和层次型clock gating技术。模块级别的clock gating技术是在design中搜寻具备clock gating条件的各个模块，当模块有同步控制使能信号和共同CLK时，将这些模块分别进行clock gating，而模块内部的register bank仍可以再进行独立的clock gating，也就是说模块级别clock gating技术是可以和基本的register bank clock gating同时使用。如果register bank只有2bit的register，常规基本的clock gating技术是不适用的，增强型和多级型clock gating都是通过提取各组register bank的共同使能信号，而每组register bank有各自的使能信号来实现降低toggle rate。而层次型clock gating技术是在不同模块间搜寻具备可以clock gating的register ，也即提取不同模块之间的共同使能信号和相关的CLK。
图1没有clock gating的register bank实现电路 图2 基于latch的clock gating 电路
综上所述，clock gating技术在超大规模集成电路的运用可以明显改善寄存器时钟的toggle rate 和减少芯片面积，从而实现芯片功耗和成本的降低。实际设计过程中，需要根据芯片电路的结构特点来选择，针对不同的电路结果选择合适的clock gating技术会实现不同效果。
参考文献
[1]L.Benini. P.Siegel， G.De Micheli “Automated synthesis of gated clocks for power reduction in Sequential circuits”， IEEE design and Test， winter 1994 pp.32-41.
[2]Power Compiler User Guide： Synopsys， Inc.， Y-2006.06， June 2006.
关键词：功能特性；固定0-1故障；桥接故障；标准输入矩阵
中图分类号：TP3 文献标识码：A 文章编号：1009-3044（2013）12-2866-05
超大规模集成电路的高速发展导致了单个芯片的组成元素个数的指数增长。然而，由于每个芯片的基本输入输出是有限的，这导致了测试芯片工作更加困难。此外，集成电路制造商们因为知识产权的问题不乐意公开电路板内部实现的详细细节。另外，为了确保一个系统操作的可靠性，用户需要在在芯片提供给系统前对其进行测试。尽管如此，用户通常可以从集成电路制造商的数据书中找到一些该芯片的功能属性和芯片的部分体系结构。因此，两个问题出来了：1）只是基于一个芯片的功能特性而不知道其内部的实现细节，对其进行测试可能吗？2）进一步，用和上一步同样的信息，不仅测试这个芯片的固定故障而且测试其桥接故障可能吗？事实是，对这两个问题的回答都是积极的。
在这篇文章中，我们根据芯片的功能特性提出了一些系统的测试方法。不管怎样，基于对被测电路板的有限信息，我们的测试也会受限。因此，我们在此只考虑电路板的基本输入输出上的故障。换句话说，我们将要测试的故障仅限于下边几种：
1） 基本输入输出上的固定故障；
2） 输入线间的非反馈桥接故障；
3） 输出线间的非反馈桥接故障；
4） 输入和输出间的反馈桥接故障。
尽管我们的测试仅仅是根据电路板的外部特性提供的有限信息，我们得到了很好的效果，可以很方便的检测电路板的功能特性。对于大多数的用户来说，这个方案可以直接实现而不用复杂设备，软件和其他复杂工作。
1 基本定理
下边的定理，已经在前几篇论文中提出并证明，在这里再次列出但不予证明。方便起见，不失一般性，在这片文章中，我们提到桥接故障时就是这与-桥接故障模型。此外，我们把桥接故障划分为反馈型桥接故障和非反馈型桥接故障。
定理1：让我们来考虑一个电路板，其实现的F（n，m）这个功能函数，该功能函数有n个输入x1，...xn和m个输出F1，...Fm，我们在此提出一个输入矩阵T，其格式如下：
我们称T为输入矩阵T。
T可以检测出输入线x1，...，xm中的任何一个固定故障，当且仅当（a）T既不包含全0列也不包含全1列。（b）对每一个i（1≦i≤n），这里总存在一个j（1≤j≤N）和一个k（1≤k≤m）使得Fk（t1j，...ti-1j，0，ti+1j，...，tnj）≠Fk（t1j，...ti-1j，1，ti+1j，...tnj）.
定理2：定理1中提到的输入矩阵T检测所有的输出线上的固定故障当且仅当对应定理1中的输入矩阵，输出矩阵。
既不包含全0列也不包含全1列。
定理3：功能函数F（n，m），有n个输入x1，...xm，m个输出F1，...Fm，在这个电路板中非反馈桥接故障可以被检测当且仅当至少存在一个输入结合（a1，...as，xs+1，...，xn），（a1，...as）不是全0也不是全1，且有一个k（1≦k≦m）满足
Fk（a1，...as，xs+1，...，xn）≠Fk（0，...，0， xs+1，...，xn）
定义1：X=（x1，...，xn），xi={0，1}。对于有n个变量的布尔功能函数F来说，当X中含有的1的个数最少且使F=1时，X成为F的最轻最小项。
定理4：实现布尔功能函数F的输入输出间的任何反馈桥接故障都可被检测出来通过一个一步测试方案0或者一个两步测试（0，LM），这里LM是F的一个最轻最小项。
因为对于所有的反馈桥接故障来说，只有上边所提的一步或两步测试被需要。不管怎样，在两步测试中，LM必须提供给电路板，测试将第二步尾随第一步进行。
2 测试固定故障和桥接故障的案例应遵循的规则
基于上面所描述的理论，我们发现一些测试一个电路板的外部输入输出的固定故障和桥接故障应遵循的规则。
让我们考虑一个实现功能函数F（n，m）的电路板。T和F（T）是我们以上提到的输入输出矩阵。然后，我们可以发现如果T检测错误，那么输入矩阵T和输入矩阵F（T）必须满足如下规则：
规则1：为了检测固定故障，T和F（T）都既不包含全0列也不包含全1列。因为，如果不这样，一个固定型故障不能与非固定性故障但是有全0或全1列的区分开来。
规则2：为了检测输入线上的固定故障，对于每一个输入线Xi，必须存在一个j和一个k，使得Fk（t1j，...ti-1j，0，ti+1j，...，tnj）≠Fk（t1j，...ti-1j，1，ti+1j，...，tnj）。
规则3：为了检测输入和输出线上的非反馈桥接故障，T和F（T）都不能含有两列相同列，这样任意的非反馈桥接故障都可以被检测到。因为这个原因，这里必须
规则4：为了检测一个电路板的输入输出间的反馈桥接故障，输入矩阵中必须包括上边所提到的一步和两步阵列。
基于上述的规则，固定故障和桥接故障的测试矩阵可以很容易的产生且不用去了解被测芯片的内部详细实现。
作为一个例子，我们来考虑一个8-bit RAM，其有8个输入（x1，x2...x8），4个地址线（a1，a2，a3，a4）和一个读写控制线C.当C=0时是写模式，当C=1时是读模式。此RAM的8个输入线可以被描述为：
失一般性，我们假定所有的存储单元在测试前置0，这样下边的输入输出矩阵可以用来检测所有以上提到的故障。我们首先按顺序依次写5个8-bit数据，然后是读操作把数据倒序读出来。
可以看出我们上边提到的固定故障和桥接故障用这对输入输出矩阵都可以被检测出来。为了进一步的阐述输入输出矩阵的用途，我们简单的看几个例子：
1） 检测输入线上的固定故障：一个控制线C上的固定故障，任何一个地址线ai或任何一个数据输入线xj上的固定故障都可以用T和F（T）检测到。例如，在a1上有一个固定0故障，这样第五行的输入变成（0011111110000），使得地址单元（0111）重新写入（11110000），而地址单元（1111）并没有数据写入。因此，在输出矩阵中，输出的第六行变成（00000000）而且输出的第七行变成（11110000）.因此，a1上的固定0故障可以被检测到。
2） 检测输出线上的固定故障：对于人一个输出线zi上的固定故障可以简单的被输出矩阵检测到。任何输出线上的固定故障将会形成输出矩阵上的全0或全1列。
3） 检测输入线上的非反馈桥接故障：地址线间的任何非反馈桥接故障可以检测到通过观察到两行相同的输出。例如，两个地址线a1和a3连接到了一起，那么数据输入矩阵的第三行（01010101）将被重新写到地址单元（0001）。结果是，输出矩阵的第8和第9行有相同的值（01010101）。用类似的方法，一旦地址线和输入线间有连接在一起的，这样在输出矩阵中将有多余一行的数据会被改变，因此这个故障可以轻易的检测到。
4） 检测基本处出现上的非反馈桥接故障：这个故障可以被直接检测到仅仅通过检查在输出矩阵里是否有至少两个形同的列即可。因为任何输出线上的非反馈桥接故障都会导致在输出矩阵中至少有一对相同的列。
3 固定故障和桥接故障的确定
通过上述讨论的规则，我们现在发明一个系统的方法可以确定一个电路板的固定故障和桥接故障的位置，而不用知道电路板的详细实现。
方便起见，我们来考虑一个4位快速全加法器。这个加法器有9个输入线：包括4个数据输入线（A1，A2，A3，A4），（B1，B2，B3，B4）和一个低位向高位的进位C0，五个输出线：4个输出线（∑1，∑2，∑3，∑4）和一个向高位的进位线C5.然后让我们来考虑如下的输入-输出矩阵。用来检测和确定可能的固定故障和桥接故障。
从上面可以看出，4位全加器实现的布尔功能函数F（9，5），它有9个输入5个输出。为了测试和定位故障，矩阵可以称为标准输入矩阵（standard input matrix ， SIM）， 它生成的矩阵称为符合输出矩阵（corresponding output matrix， COM）。在COM中的每一行都是根据运算法则对输入产生的。现在我们考虑为什么这个选择好的SIM和COM可以用来测试和定位所有可能的固定型故障和桥接故障。
1） 如果在输入线上有任何固定型故障，那么至少会有两个相等的形式出现在SIM中。因此，也会有两个相等的形式出现在COM。
2） 如果在输出线上有任何固定型故障，那么在COM中会有全0或全1的列出现。
3） 如果在任何两个输入线之间有NFBF故障，那么至少有两个相等的形式出现在SIM中，因些也会有两个相等的形式出现在COM中。
4） 如果在任何两个输出线上有NFBF故障，那么至少有两个相等的列现在COM中。
5） 如果在任何输入线和输出线之间有FBF故障，然后根据一步或两步测试序列，至少错误列上会有一个0。
从上面的例子，可以和很容易看到，不仅固定型故障和桥故障可以被测试出来，而且它们的位置也可以根据他们在输出矩阵中的错误形式找出来。根据上面的讨论，可以得到下面的结果。在一个电路的合适SIM中，可以找出在主输入和输出上的各种错误，只要它的相应COM符合下面的条件：
1） 在输出矩阵中不多于两个相等且相邻的行。
2） 在输出矩阵中不多于两个相等的列。
3） 在输出矩阵中没有任何的0（1）列。
进一步，如果输入形式SIM也满足在III中的规则4，那么它也可以测试在输入线和输出线上的FBF故障。
为了定位故障，我们重新考虑下面SIM和它COM的通用例子。SIM中根据函数有个n条输入，我们的（n+1 x n）输入矩阵中每行ti有（i-1）0s，第（tn+1）th行是全（1，1，. . . ，1）向量。图1（a）展示了SIM的初始化状态。对于M列的输出矩阵，我们称是SIM按照F函数对应生成的。
根据上面的呈现的三个可测试条件，我们现在可以用下面的几个原则去定位固定型故障和桥故障。
1）如果在输入线xi（1≤i≤n）上有一个故障s-a-0，那么SIM中的输入形式t（n-i+2）将要变成t（n-i+1），这让SIM中的两个相邻行t（n-i+2） 和t（n-i+1）相等。同样，在输出矩阵中，F（n-i+2）也将变成F（n-i+1），标记为：F（n-i+2） F（n-i+1）.
2）如果在两行以上输入线上有NFBF错误，就是xi和xj，（1≤i≤j≤n ）那么，根据上面相同的原因，可以很容易地知道在输出形式COM中将发生F（n-i+2） F（n-i+1）的变化。
3）接下来可能会琐碎些，对于输出线上的固定型故障或NFBF故障，可以直接观察输出矩阵就可以看出来。因此，上面的规则使用（n+1 x n）SIM和（n+1 x m）COM可以应用来去确定固定型故障和桥故障。
对于输入线和输出线间的FBF故障，可以使用测试序列（0，LM）在加在SIM的前面就测试任何在输入线和输出线间的FBF故障。
事实上，在图1上描述的SIM不一定能保证产生一个有效的COM去满足上面的三个测试条件。因此，现在的测试生成算法如果生成一个错误的SIM，就交换SIM中的列再生成合适的COM，可以有效地适应初始SIM。这里讲一种列交换算法，它将修饰输出形式COM以满足合适的测试条件。
列交换算法的任务是进行列交换，描述如下。
列交换规则：
第一步：对于给定的函数F（n ， m），形成初始化的a （n+1） x n SIM，可如图3所示。
第二步：根据给定的函数和SIM，运算生成它相应的COM。
第三步：检查新生成的COM是否符合三个条件。 符合条件就停止运行。不符合条件进行第四步。
第四步：完成当前SIM中所有列的交换以生成一个新SIM，转回第二步。
为了举例说了列交换算法中的列交换，我们考虑了一个熟知的电路上的应用。如图4，它是一个4位的ALU，带着14条输入线和5条输出线，首先从它初始的SIM通过函数得到相应的COM。
然而很明显可以看到，从初始SIM计算出来的COM并不满足上面三个可测试条件。因为一些COM中相邻的行是相等的。如F4 =F5 ，F6 =F7 ，F10 = …=F14。经过重复执行2-4步，我们通过交换SIM中列的位置可以改变的输入形式，因此再次计算所得的COM也会改变它的值，此时再次重新检查新的COM是否满足三个输出条件。经过几次重复列交换算法后，初始的SIM和COM已经改变了他们的形式产生出新的COM，新计算的COM也可满足可以可测试条件，这样我们就可以根据原则进行测试。变成图5所示。
4 加速寻找速度和实验结果
交换算法可以生成有效的SIM和它的COM，事实上，最坏的情况下，交换算法的时间复杂度可以达O（n），n为被测试电话的输入线数。这是因为它需要所有可能的输入排列去找到一个合适的SIM。当N增加时，算法的时间复杂度也就增加。因此，一个随机的交换算法可以很好地提高查找速度以生成符合条件的COM。使用随机交换算法，我们每次交换的SIM的n个输入数列是随机产生的，而不是以前算法中的相邻地一个接一下产生的。理论上，最坏的情况下，随机交接算法和原始算法有相同的时间复杂度，但在实际操作中，前者却是更高效的。下面的表中，列出了以四项基准比较这两种算法的实验运行时间。
参考文献：
[1] S.Xu and S.Y. H. Su， “Detecting I/O and Internal Feedback Bridging Faults”， IEEE Trans. On Computers Vol.34， No.6， pp.553-557， 1985 ；Also re-printed in IEEE Computer Society Press， 1992， pp.9 –13.
[2] S.Xu and S.Y. H. Su， “Testing Feedback Bridging Faults Among internal， Input and Output Lines by two patterns”， Proc. ICCC 82， 1982， pp.214-217
[3] S. M. Thatte and J. A. Abraham， “Test Generation for Microprocessors”， IEEE Trans. on Computers C29， 1980， pp.429-441.
[4] S. Y. H. Su and Y. I. Hsieh， “Testing Functional Faults in Digital Systems Described by Register Transfer Language”， J. Digital Systems. Vol. 6， 1982， pp.161-183.
[5] M. Karpovshy and S. Y. H. Su， “Detecting Bridging and Stuck-at Faults at Input and Output Pins of Standard Digital Components”， IEEE Proc. 17th Design Automation Conf. pp. 494-505
现在家家户户都有几件专用集成电路制作的小电器，如简单计算器、袖珍电子游戏机、液晶数字电子钟表、语音报时钟、语音定时器等等。其售价不高销量不错，但一出故障就没处可修，只得抛弃。其实这类小电器很容易维修，且不需要专门技术。其内部结构主要是一片软包装大规模集成电路，相当于一个小电脑完成了全部电路功能，接个液晶显示屏、发音元件、操作开关和电池就够了。只要有些动手能力和最基本的电气知识就能胜任。
大规模集成电路和液晶只要没有机械损伤一般很少出故障。故维修重点都在元件的检侧。（图略）液晶发花、碎裂或集成电路漏电击穿就没法修复了。若印刷板腐蚀过重或制作工艺不良，日久会出现断线，上述各种故障都可能出现，没有列在表中。具体维修时还有几点技术要掌握。
如何拆开机盒对初学者来说这一步并不轻松，常常不知从何下手。鲁莽行事损坏外壳，会使整机报废。首先卸下后盖的所有螺丝，有的机子电池仓和铭牌里面都可能有螺丝，不要硬撬。然后，用指甲沿面板和后盖的缝用力往外扳。感觉很紧扳不开时，可用一把宽头螺丝刀，用透明胶带把刀口包住(以免撬伤盒边)塞入缝中撬。并不断移动地方，寻找薄弱点。这类塑料盒边一般都有倒扣(有的机子无后盖螺丝，完全靠倒扣紧固（图略）。拆印刷线路板也有窍门。有些用自攻螺丝的，塑料螺纹被损坏，印刷板也会上不紧。这时可往螺纹孔中挤点环氧树醋胶，在将干未千时把螺丝旋入，干透后再拧紧。有的直接靠机壳本身的塑料柱烫压，可用干净电烙铁把烫开的塑料往中心赶，直到露出印刷板安装孔，重新安排时再把塑料烫开即可。
检修导电橡胶擦洗干净的导电橡胶，用万用表高阻档测量，轻轻触及橡胶表面约有几十千欧电阻，用力压下电阻变小即属正常.若用力压下才有几百千欧电阻则已磨损，最好及时换掉。完全不通导电橡胶已不能用，必须更新。可用双面胶把香烟金属纸贴在原橡胶导电层处应急。
印剧板线断裂的检查和修复印刷板线的断裂较难检测，有的用放大镜能看到裂缝，但一般都需用万用表顺故陈现象有关元件逐一测量。检测时需把印刷板稍稍弯曲一下试试，但千万不能太用力，以免造成新的故障。找到断裂处后，可从多股导线中拆出一股细铜丝，接在断裂处再用焊锡焊好.印刷板还有一种毛病—金属化孔不通。双面印刷板，正面线与反面线是通过金属化孔连接的，工艺要求高，加工不良日久即会不通。这时用表笔尖往孔中一压，或许即可正常，但不能持久。应用一股细铜丝串入，再在两面焊好。使用烙铁一定要注意不能漏电以免击穿大规模集成电路，为安全起见可拔下插头后再焊。
关键词：集成电路 直流电阻检测法 总电流测量法 对地交、直流电压测量法
中图分类号：TN407 文献标识码：A 文章编号：1007-9416（2013）08-0208-01
1 集成电路的特点及分类
集成电路时在一块极小的硅单晶片上，利用半导体工艺制作上许多晶体二极管、三极管、电阻、电容等元件，并连接成能完成特定电子技术功能的电子线路。从外观上看，它已成为一个不可分割的完整的电子器件。
集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。
集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。
集成电路按集成度高低的不同可分为小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。
2 集成电路的检测
集成电路常用的检测方法有在线测量法和非在线测量法（裸式测量法）。
在线测量法是通过万用表检测集成电路在路（在电路中）直流电阻，对地交、直流电压及工作电流是否正常，以判断该集成电路是否损坏。这种方法是检测集成电路最常用和实用的方法。
非在线测量法是在集成电路未接人电路时，用万用表测量接地引脚与集成电路各引脚之间对应的正、反向直流电阻值，然后将测量数值与已知的同型号正常集成电路各引脚的直流电阻值相比较，来确定它是否正常。非在线测量法测量一般把红表笔接地、黑表笔测量定义为正向电阻测量；把黑表笔接地、红表笔测量定义为反向电阻测量，选用的是指针式万用表，这也是行业中的俗定。下面介绍几种常用的检测方法。
2.1 直流电阻检测法
直流电阻检测法适用于非在线集成电路的测试。直流电阻检测法是一种用万用表直接测量元件和集成电路各引脚之间的正、反向直流电阻值，并将测量数据与正常数据相比较，来判断是否有故障的一种方法。
直流电阻测试法实际上是一个元器件的质量比较法。首先用万用表的欧姆档测试质量完好的单个集成电路各引脚对其接地端的阻值并做好记录，然后测试待测单个集成电路各引脚对其接地端的阻值，将测试结果进行比较，来判断被测集成电路的好坏。
当集成电路工作失效后，各引脚电阻值会发生变化，如阻值变大或者变小等。“鼎足检测法”要查出这些变化，根据这些变化判断故障部位，具体方法如下。
（1）通过查找相关资料，找出集成电路各引脚对地电阻值。
（2）将万用表置于相应的欧姆档，测量待测集成电路每个引脚与接地引脚之间的阻值，并与标准阻值进行比较。当所测对地电阻值与标准阻值基本相符时表示被测集成电路正常；如果出现某引脚或全部引脚对地电阻值与标准阻值相差太大时，即可认为被测集成电路已经损坏。
在路测量时，测量直流电阻之前要先断开电源，以免测试时损坏万用表。
2.2 总电流测量法
该法是通过检测集成电路电源进线的总电流，来判断集成电路好坏的一种方法。由于被测集成电路内部绝大多数为直接耦合，所以当被测集成电路出现损坏时（如某一个PN结击穿或开路），会引起后级饱和与截止，使总电流发生变化。所以通过测量总电流的方法可以判断集成电路的好坏。也可测量电源通路中电阻的电压降，用欧姆定律计算出总电流。
2.3 对地交、直流电压测量法
这是一种在通电情况下，用万用表直流电压挡对直流供电电压、元件的工作电压进行测量，检测集成电路各引脚对地直流电压值，并与正常值相比较，进而压缩故障范围，找出损坏元件的测量方法。
对于输出交流信号的输出端，此时不能用直流电压法来判断，要用交流电压法来判断。检测交流电压时要把万用表置于“交流档”，然后检测该脚对电路“地”的交流电压。如果电压异常，则可断开引脚连线，测量接线端电压，以判断电压变化是由元件引起的，还是由集成电路引起的。
对于一些多引脚的集成电路，不必检测每一个引脚的电压，只要检测几个关键引脚的电压值即可大致判断故障位置。开关电源集成电路的关键是电源脚VCC、激励脉冲输出脚VOUT、电压检测输人脚和电流检测输人端IL。
关键词 数字集成电路 CMOS数字集成电路 逻辑功能 内部设计 注意事项
中图分类号：TN79 文献标识码：A
1关于数字集成电路逻辑功能及其内部设计的分析
日常生活中的数字集成电路产品是非常多的，通过对其电路结构的分析，可以分为TTL系列及其MOS系列。TTL数字集成电路进行了电子及其空穴载流子的导电，我们称之为双极性电路。MOS数字集成电路进行了载流子导电电路的应用，其中的电子导电部分，我们称之为NMOS 电路，将那种空穴导电电路称之为PMOS电路。PMOS电路及其NMOS的组合电路，我们称之为CMOS电路。
相对于TTL数字集成电路，CMOS数字集成电路具备良好的应用优势，其工作电源的电压范围比较宽，并且其静态功耗水平比较低，其抗干扰能力比较强，具备较高的输入阻抗，并且其应用成本比较低。介于这些优势，CMOS数字集成电路得到了广泛的应用。在日常生活中，数字集成电路的品种是非常多的，包括门电路、计数器、触发器、编译码器、存储器等。
我们可以将数字逻辑电路分为时序逻辑电路及其组合逻辑电路。在组合逻辑电路的分析中，任意时刻的输出取决于其当时的输入，这跟电路的工作状态没有关系。比较常见的组合逻辑电路有编码器、译码器及其数据选择器。在时序逻辑电路中，任意时刻的输出取决于该时刻的输入，与电路的原先状态存在联系。时序逻辑电路具备记忆的功能，其内部含有存储单元电路，比较常见的时序逻辑电路有移位寄存器、计数器等。
实际上，不同组合的逻辑电路及其时序逻辑电路是非常多的，其应用比较广泛，并且有很多标准化、系列化的集成电路产品，我们把这些产品称之为通用集成电路。我们把那些专门用途设计制作的集成电路称之为专用集成电路。
数字电路是由组合逻辑及其寄存器构成的，组合逻辑是由基本门组成的函数，其输出与当前的输入存在关系。比如组合逻辑的逻辑计算。时序电路包含基本门，也包括一系列的存储元件，进行过去信息的保存。时序电路的稳态输出与当前的输入有关，跟过去的输入状态也有关。时序电路在进行逻辑运算的同时，也会进行处理结果的存储，从而方便下一次的运算。
从功能上来说，数字集成电路分为数据通路及其控制逻辑部分。这些部分都由一系列的时序逻辑电路构成，都是同步的时序电路，时序电路被多个触发器及其寄存器分为若干的节点。这些触发器在时钟控制下会进行同样节拍的工作，从而进行设计的简化。
2 CM0S系列集成电路的一般特性与方式
（1）CMOS系统集成电路是数字集成电路的主流模式。其集成电路的工作电源电压范围是3～18V，74HC系列是2～6V，党电源电压VDD=5V时，其CMOS电路的静态功耗分别为：中规模集成电路类是25～100%eW，缓冲器及其触发器类是5～20%eW，门电路类是2.5～5%eW，其输入阻抗非常高，CMOS电路几乎没有驱动电路功率的消耗。
该电路也具备良好的抗干扰能力，其电源电压的允许范围比较大，其输出高低电平的摆幅也比较大，其抗干扰能力非常强，其噪音容限值也非常的大，其电源电压越高，其噪声容限值非常的大，CMOS电路电源的利用系数非常的高。
CMOS数字集成电路也具备良好的扇出能力，在进行低频工作时，其输出端可以进行50个数量以上的CMOS器件的驱动，其也具备良好的抗辐射能力。CMOS管是一种多数载流子受控导电器件，针对载流子浓度，射线辐射的影响不大。CMOS电路特别适合于进行航天、卫星等条件下的工作。CMOS集成电路的功耗水平比较低，其内部发热量比较小，集成度非常的高，电路自身是一种互补对称结构，环境温度的不断变化，其参数会进行相互补偿，因此，能够保证良好的温度稳定性。
（2）相对于TTL集成电路，CMOS集成电路的制造工艺更加的简单，其进行硅片面积的占用也比较小，比较适合于进行大规模及其超大规模集成电路的制造及其应用。在CMOS电路的应用过程中，不能进行多余输入端的悬空，否则就可能导致静电感应的较高电压的产生，从而导致器件的损坏情况，这些多余的输入端需要进行YSS的接入，或者实现与其它输入端进行并联，这需要针对实际情况做好相关的决定。
CMOS电路输入阻抗水平是比较高的，容易受到静电感应发生击穿情况，为了满足实际工作的要求，我们需要做好静电屏蔽工作。在CMOS电路焊接过程中，需要做好焊接时间的控制，保证焊接工具的良好应用，进行焊接温度的良好控制。
3结语
在数字集成电路的设计过程中，很多标准通用单元得到积累，比如选择器、比较器、乘法器、加法器等，这些单元电路的形状规则更加方便集成，这说明数字电路在集成电路中得到更好的发展及其应用，这是数字集成电路应用体系的主要工作模式。
参考文献
[1] 黄越.数字集成电路自动测试生成算法研究[D].江南大学，2012.
2、可靠性高，使用环境要求低。由于微机采用大规模和超大规模集成电路，系统内使用的器件数量减少，器件，部件之间的连线以及接入件数目也相应地减少，而且MOS电路本身工作所需的功耗也很低，所以微机的可靠性大大提高，进而降低了对使用环境的要求。
3、体积小，质量轻，功耗低。由于微机中广泛采用了大规模和超大规模集成电路，从而使微机的体积大大缩小。
4、适应性强。从系统软件到应用软件可方便地构成不同规模的微机系统，从而使微机具有很强的适应性。
关键词：微电子学；实验室建设；教学改革；
1微电子技术的发展背景
美国工程技术界在评出20世纪世界最伟大的20项工程技术成就中第5项——电子技术时指出：“从真空管到半导体，集成电路已成为当代各行各业智能工作的基石”。微电子技术发展已进入系统集成(SOC—SystemOnChip)的时代。集成电路作为最能体现知识经济特征的典型产品之一，已可将各种物理的、化学的和生物的敏感器(执行信息获取功能)和执行器与信息处理系统集成在一起，从而完成从信息获取、处理、存储、传输到执行的系统功能。这是一个更广义的系统集成芯片，可以认为这是微电子技术又一次革命性变革。因而势必大大地提高人们处理信息和应用信息的能力，大大地提高社会信息化的程度。集成电路产业的产值以年增长率≥15%的速度增长，集成度以年增长率46%的速率持续发展，世界上还没有一个产业能以这样的速度持续地发展。2001年以集成电路为基础的电子信息产业已成为世界第一大产业。微电子技术、集成电路无处不在地改变着社会的生产方式和人们的生活方式。我国信息产业部门准备充分利用经济高速发展和巨大市场的优势，精心规划，重点扶持，力争通过10年或略长一段时间的努力，使我国成为世界上的微电子强国。为此，未来十年是我国微电子技术发展的关键时期。在2010年我国微电子行业要实现下列四个目标：
(1)微电子产业要成为国民经济发展新的重要增长点和实现关键技术的跨越。形成2950亿元的产值，占GDP的1.6%、世界市场的4%，国内市场的自给率达到30%，并且能够拉动2万多亿元电子工业产值。从而形成了500~600亿元的纯利收入。
(2)国防和国家安全急需的关键集成电路芯片能自行设计和制造。
(3)建立起能够良性循环的集成电路产业发展、科学研究和人才培养体系。
(4)微电子科学研究和产业的标志性成果达到当时的国际先进水平。
在这一背景下，随着国内外资本在微电子产业的大量投入和社会对微电子产品需求的急骤增加，社会急切地需要大量的微电子专门人才，仅上海市在21世纪的第一个十年，就需要微电子专门人才25万人左右，而目前尚不足2万人。也正是在这一背景下，1999年以来，全国高校中新开办的微电子学专业就有数十个。2002年8月教育部全国电子科学与技术专业教学指导委员会在贵阳工作会议上公布的统计数据表明，相当多的高校电子科学与技术专业都下设了微电子学方向。微电子技术人才的培养已成为各高校电子信息人才培养的重点。
2微电子学专业实验室建设的紧迫性
我国高校微电子学专业大部分由半导体器件或半导体器件物理专业转来，这些专业的设立可追溯到20世纪50年代后期。办学历史虽长，但由于多年来财力投入严重不足，而微电子技术发展迅速，国内大陆地区除极个别学校外，其实验教学条件很难满足要求。高校微电子专业实验室普遍落后的状况，已成为制约培养合格微电子专业人才的瓶颈。
四川大学微电子学专业的发展同国内其它院校一样走过了一条曲折的道路。1958年设立半导体物理方向(专门组)，在其后的40年中，专业名称几经变迁，于1998年调整为微电子学。由于社会需求强劲，1999年微电子学专业扩大招生数达90多人，是以往招生人数的2倍。当时，我校微电子学专业的办学条件与微电子学学科发展的要求形成了强烈反差：实验室设施陈旧、容量小，教学大纲中必需的集成电路设计课程和相应实验几乎是空白；按照新的教学计划，实施新课程和实验的时间紧迫，基本设施严重不足；教师结构不合理，专业课程师资缺乏。
在关系到微电子学专业能否继续生存的关键时期，学校组织专家经过反复调研、论证，及时在全校启动了“523实验室建设工程”。该工程计划在3~5年时间内，筹集2~3亿资金，集中力量创建5个适应多学科培养创新人才的综合实验基地；重点建设20个左右基础(含专业及技术基础)实验中心(室)；调整组合、合理配置、重点改造建设30个左右具有特色的专业实验室。“523实验室建设工程”的启动，是四川大学面向21世纪实验教学改革和实验室建设方面的一个重要跨越。学校将微电子学专业实验室的建设列入了“523实验室建设工程”首批重点支持项目，2000年12月开始分期拨款275万元，开始了微电子学专业实验室的建设。怎样将有限的资金用好，建设一个既符合微电子学专业发展方向，又满足本科专业培养目标要求的微电子学专业实验室成为我们学科建设的重点。
3实验室建设项目的实施
3.1整体规划和目标的确立
微电子技术的发展要求我们的实验室建设规划、实验教改方案、人才培养目标必须与其行业发展规划一致，既要脚踏实地，实事求是，又必须要有前瞻性。尤其要注意国际化人才的培养。微电子的人才培养若不能实现国际化，就不能说我们的人才培养是成功的。
基于这样的考虑，在调查研究的基础上，我们将实验室建设整体规划和目标确定为：建立国内一流的由微电子器件平面工艺与器件参数测试综合实验及超大规模集成电路芯片设计综合实验两个实验系列构成的微电子学专业实验体系，既满足微电子学专业教学大纲要求，又适应当今国际微电子技术及其教学发展需求的多功能的、开放性的微电子教学实验基地。我们的目标是：
(1)建立有特色的教学体系——微电子工艺与设计并举，强化理论基础、强化综合素质、强化能力培养。
(2)保证宽口径的同时，培养专业技能。
(3)建立开放型实验室，适应跨学科人才的培养。
(4)在全国微电子学专业的教学中具有一定的先进性。
实践中我们认识到，要实现以上目标、完成实验室建设，必须以教学体系改革、教材建设为主线开展工作。
3.2重组实验教学课程体系，培养学生的创新能力和现代工业意识
实验课程体系建设的总体思路是培养创造性人才。实验的设置要让学生成为实验的主角和与专业基础理论学习相联系的主动者，能激发学生的创造性，有专业知识纵向和横向自主扩展和创新的余地。因此该实验体系将是开放式的、有层次的和与基础课及专业基础课密切配合的。实验教学的主要内容包括必修、选修和自拟项目。我们反复认真研究了教育部制定的本科微电子学专业培养大纲及国际上对微电子学教学提出的最新基本要求。根据专业的特点，充分考虑目前国内大力发展集成电路生产线(新建线十条左右)和已成立近百家集成电路设计公司对人才的强烈需求，为新的微电子专业教学制定出由以下两个实验系列构成的微电子学专业实验体系。
(1)微电子器件平面工艺与器件参数测试综合实验。
这是微电子学教学的重要基础内容，也是我校微电子学教学中具有特色的实验课程。这一实验系列将使学生了解和初步掌握微电子器件的主要基本工艺，工艺参数的控制方法和工艺质量控制的主要检测及分析方法，深刻地了解成品率在微电子产品生产中的重要性。同时，半导体材料特性参数的测试分析系列实验是配合“半导体物理”和“半导体材料”课程而设置的基本实验，通过整合，实时地与器件工艺实验配合，虽增加了实验教学难度，却使学生身临其境直观地掌握了工艺对参数的影响、参数反馈对工艺的调整控制、了解半导体重要参数的测试方法并加深对其相关物理内涵的深刻理解。这样的综合实验，对于学生深刻树立产品成品率，可靠性和生产成本这一现代工业的重要意识是必不可少的。
(2)超大规模集成电路芯片设计综合实验。
这是微电子学教学的重点基础之一。教学目的是掌握超大规模集成电路系统设计的基本原理和规则，初步掌握先进的超大规模集成电路设计工具。该系列的必修基础实验共80学时，与之配套的讲授课程为“超大规模集成电路设计基础”。除此而外，超大规模集成电路测试分析和系统开发实验不仅是与“超大规模集成电路原理”和“电路系统”课程套配，使学生更深刻的理解和掌握集成电路的特性；同时也是与前一系列实验配合使学生具备自拟项目和独立创新的理论及实验基础。
3.3优化设施配置，争取项目最佳成效
由于项目实施的时间紧迫、资金有限。我们非常谨慎地对待每一项实施步骤。力图实现设施的优化配置，使项目产生最佳效益。最终较好地完成了集成电路设计实验体系和器件平面工艺实验体系的实施。具体内容包括：
(1)集成电路设计实验体系。集成电路设计实验室机房的建立——购买CADENCE系统软件(IC设计软件)、ZENILE集成电路设计软件；集成电路设计实验课程体系由EDA课程及实验、FPGA课程及实验、PSPICE电路模拟及实验、VHDL课程及实验、ASIC课程及实验、IC设计课程及实验等组成。
(2)器件平面工艺实验体系和相关参数测试分析实验。结合原有设备新购并完善平面工艺实验系统，包括：硼扩、磷扩、氧化、清洗、光刻、金属化等；与平面工艺同步的平面工艺参数测试，包括：方块电阻、C-V测试(高频和准静态)、I-V测试、Hall测试、膜厚测试(ELLIPSOMETRY)及其它器件参数测试(实时监控了解器件参数，反馈控制工艺参数)；器件、半导体材料物理测试设备，如载流子浓度、电阻率、少子寿命等。
(3)与实验室硬件建设配套的软件建设和环境建设。实验室环境建设、实验室岗位设置、实验课程的系统开设、向相关学院及专业提出已建实验室开放计划、制定各项管理制度。
在实验室的阶段建设中，我们分步实施、边建边用、急用优先，在建设期内就使实验室发挥出了良好的使用效益。
3.4强化管理，实行教师负责制
新的实验室必须要有全新的管理模式。新建实验室和实验课程的管理将根据专业教研室的特点，采取教研室主任和实验室主任统一协调下的教师责任制。在两大实验板块的基础上，根据实验内容的布局进一步分为4类(工艺及测试，物理测试，设计和集成电路参数测试，系统开发)进行管理。原则上，实验设施的管理及实验科目的开放由相应专业理论课的教师负责，在项目的建立阶段，将按前述的分工实施责任制，其责任的内容包括：组织设备的安装调试，设备使用规范细则的制定，实验指导书的编写等。根据专业建设的规划，在微电子实验室建设告一段落后，主管责任教师将逐步由较年青的教师接任。主管责任教师的责任包括：设备的维护和保养，使用规范和记录执行情况的监督，组织对必修和选修科目实验指导书的更新，组织实验室开放及辅导教师的安排，完善实验室开放的实施细则等。
实验课将是开放式的。结合基础实验室的开放经验和微电子专业实验的特点，要求学生在完成实验计划和熟悉了设备使用规范细则的条件下，对其全面开放。对非微电子专业学生的开放，采取提前申请，统一完成必要的基础培训后再安排实验的方式。同时将针对一些专业的特点编写与之相适应的实验教材。
4取得初步成果
微电子学专业实验室通过近3年来的建设运行，实现或超过了预期建设目标，成效显著，于2002年成功申报为"；四川省重点建设实验室"；。现将取得的初步成果介绍如下：
(1)在微电子实验室建设的促进下，为适应新条件下的实验教学，我们调整了教材的选用范围。微电子学专业主干课教材立足选用国外、国内的优秀教材，特别是国外能反映微电子学发展现状及方向的先进教材，我们已组织教师编撰了能反映国际上集成电路发展现状的《集成电路原理》，选用了最新出版教材《大规模集成电路设计》，并编撰、重写及使用了《集成电路设计基础实验》、《超大规模集成电路设计实验》、《平面工艺实验》、《微电子器件原理》、《微电子器件工艺原理》等教材。
在重编实验教材时，改掉了"；使用说明"；式的教材编写模式。力图使实验教材能配合实验教学培养目标，启发学生的想象力和创造力，尤其是诱发学生的原发性创新能力乃至创新冲动。
(2)对本科微电子学的教学计划、教学大纲和教材进行了深入研究和大幅度调整，并充分考虑了实验课与理论课的有机结合。坚持并发展了我校微电子专业在器件工艺实验上的特色和优势，通过对实验课及其内容进行整合更新，使实验更具综合性。如将过去的单一平面工艺实验与测试分析技术有机的结合，将原来相互脱节的芯片工艺、参数测试、物理测试等有机地整合在一起，以便充分模拟真实芯片工艺流程。使学生在独立制造出半导体器件的同时，能对工艺控制进行实时综合分析。
(3)引入了国际上最通用、最先进的超大规模集成电路系统设计教学软件(如CADENCE等)，使学生迅速地掌握超大规模集成电路设计的先进基本技术，激发其创造性。为了保证这一教学目的的实现，我们对
专业的整体教学计划做了与之配合的调整。在第5学期加强了电子线路系统设计(如EDA、PSPICE等)的课程和实验内容。在教学的第4学年又预留了足够的学时，作为学生进一步掌握这一工具的选修题目的综合训练。
(4)所有的实验根据专业基础课的进度分段对各年级学生随时开放。学生根据已掌握的专业理论知识和实验指导书选择实验项目，提出实验路线。鼓励学生对可提供的实验设施作自拟的整合，促进学生对实验课程的全身心的投入。
在实验成绩的评定上，不简单地看实验结果的正确与否，同时注重实验方案的合理性和创造性，注重是否能对实验现象有较敏锐的观察、分析和处理能力。
(5)通过送出去的办法，把教师和实验人员送到器件公司、设计公司培训，并积极开展了校内、校际间的进修培训。推促教师在专业基础和实验两方面交叉教学，提高了教师队伍的综合素质。
(6)将集成电路设计实验室建设成为电子信息类本科生的生产实习基地，为此，我们参加了中芯国际等公司的多项目晶圆计划。
加入了国内外EDA公司的大学计划，以利于实验室建设发展和提高教学质量，如华大公司支持微电子实验室建设，赠送人民币1100万元软件(RFIC，SOC等微电子前沿技术)已进入实验教学。
5结语
购物车(0)